全球首個RISC-V存算一體標準研製工作啟動

在人工智能大模型飛速發展、算力需求呈指數級增長的當下，中國芯片產業正面臨三個核心痛點。芯片先進工藝技術封鎖疊加傳統架構的固有侷限，讓算力密度、軟硬件生態、數據帶寬成為制約產業升級的「三座大山」。

36氪獲悉，微納核芯在RISC-V存算一體產業論壇暨應用組啟動大會上介紹的3D-CIM（三維存算一體）技術，與開源靈活的RISC-V架構深度融合，正成為突破困境、推動國產芯片迭代的核心路徑。

1.國產芯片產業的「三座大山」

1）先進工藝缺失下，算力密度瓶頸

當前國產3nm/5nm先進工藝仍處於研發階段，短期內難以量產，傳統工藝的芯片若沿用馮・諾依曼架構，算力密度較低，遠無法滿足千億參數大模型的運行需求。

2）開發生態寄生下，軟硬件生態瓶頸

國內AI芯片產業長期依賴美西方閉源生態，尤其是CUDA生態幾乎壟斷了AI模型訓練與推理的軟件鏈路。一旦外部生態受限，即使企業擁有高性能芯片，也會面臨有硬件無軟件的困境。

3）傳統馮氏架構下，軟硬件帶寬瓶頸

傳統馮・諾依曼架構下，計算與存儲單元分離，數據需通過總線頻繁搬運，形成「存儲牆」瓶頸。當大模型參數規模達千億級時，數據搬運量呈指數級增長，帶寬不足會導致推理效率驟降。

2.三維存算一體技術可破局

作為對上述芯片行業痛點的迴應，9月9日，杭州微納核芯首席科學家葉樂教授在RISC-V存算一體產業論壇暨應用組啟動大會上，作了關於《三維存算一體3D-CIM：賦能RISC-V AI生態》的報告。

他表示，三維存算一體技術可以理解為在儲存器中嵌入計算能力，是在人工智能大模型對算力需求呈指數級增長的背景下應運而生的創新芯片技術。該技術可以通過SRAM存算一體+DRAM三維堆疊在存儲器內完成計算，可以從根本上消除數據搬運開銷，被視為后摩爾時代延續算力增長的核心路徑。

三維存算一體技術的核心突破在於SRAM存算一體設計，通過將計算單元與存儲單元融合，在存儲器內原位完成張量計算（AI場景中佔比99%的計算任務），能大幅提升算力密度。經中芯國際多次流片驗證，可以在22nm工藝下實現傳統NPU/GPU在7nm下相當的算力密度，計算能效提升5-10倍。在成本方面，基於全國產供應鏈，該22nm SRAM存算一體芯片相較於7nm芯片成本降低4倍。

該三維存算一體技術的核心研發團隊，由微納核芯首席科學家葉樂領銜，匯聚芯片設計、架構創新領域頂尖人才。團隊深耕存算一體領域十余年，在「集成電路設計國際奧林匹克會議」ISSCC上近六年持續發表14篇突破當前世界紀錄的AloT芯片實測成果，其成果入選「2021年度ISSCC最佳芯片展示獎」（為國內首次斬獲，與美國Intel公司芯片等一起獲獎）和「2024年度ISSCC最佳論文獎」（也為國內首次斬獲）。

3.三維存算一體技術的生態與應用前景

此外，開源、靈活的RISC-V架構可以與三維存算一體技術形成天然互補。二者融合，既能精準滿足AI大模型對高並行、低功耗計算的需求，也能有效緩解外部工藝封鎖壓力，為國產芯片技術迭代與性能提升構建良性循環。

RISC-V是源於加州大學伯克利分校的開源指令集架構，其核心優勢在於「開放、靈活、可擴展」——不同於X86（閉源壟斷）、ARM（授權收費），RISC-V允許全球開發者自由修改、擴展指令集，且無需支付高昂授權費用。

作為RISC-V存算一體應用組組長單位，微納核芯正聯合產業鏈上下游企業，推動三維存算一體技術與RISC-V架構的生態化落地。

微納核芯把三維存算一體技術的應用前景分為短期、中期和長期。短期先進入端側大模型應用，賦能大模型AI手機、大模型AIPC等終端設備。中期則向雲端大模型應用拓展，3D-CIM芯片與國產CPU/GPU結合，有機會繞過甚至超越英偉達標杆方案，為雲端大模型訓練與推理提供更具競爭力的算力支撐。遠期將進軍新型的具身智能（AI機器人）應用領域。

在應用端，微納核芯已與多家手機龍頭企業、PC龍頭企業、服務器龍頭企業開展合作；在供給端，聯合國產工藝龍頭企業、RISC-V合作方、國內存儲器龍頭企業等，整合產業鏈資源，加速三維存算一體技術從實驗室走向市場。

（作者：馮亞玲）