熱門資訊> 正文
2025-09-02 10:13
國盛證券發佈研報稱,隨着AI算力需求爆發,HBM(高帶寬內存)已成為DRAM市場增長的核心驅動力,預計全球市場規模將從2024年的170億美元飆升至2030年的980億美元,年複合增長率達33%。3DDRAM技術通過垂直化架構突破傳統制程極限,有望成為長期解決方案。該行認為,目前中國大陸光刻資源受限,3DDRAM更倚重蝕刻、薄膜、鍵合等技術而非EUV,中國廠商或有望在3DDRAM時代實現彎道超車。
國盛證券主要觀點如下:
打破內存牆瓶頸,HBM已成為DRAM市場增長主要驅動力
HBM解決帶寬瓶頸、功耗過高以及容量限制等問題,已成為當下AI芯片的主流選擇。Yole預計全球HBM市場規模將從2024年的170億美元增長至2030年的980億美元,CAGR達33%。2025年SK海力士已出貨全球首批HBM4樣品,三星計劃在2025年底實現HBM4的量產,美光計劃於2026年推出HBM4。關鍵的鍵合工藝流程方面,根據Market and technology Trends,2026年HBM4(12層)和HBM4e(16層)可能開始逐步採用W2W鍵合,從2028年的HBM5(20層)開始,W2W或將成為主流。
3DDRAM:高密度DRAM架構最具潛力的長期解決方案之一
頭部DRAM廠商持續升級DRAM製程,但平面形式下進一步縮小製程已接近極限,3DDRAM應運而生。實現有限面積的高效利用,存儲單元佈局需突破傳統水平排列模式,核心路徑分為兩類:一是將單元結構垂直化以壓縮佔用空間,二是借鑑建築堆疊邏輯實現單元陣列的立體排布。4F2結構是單元垂直化的關鍵技術方案,三星正在開發的垂直通道晶體管(VCT)DRAM,以及SK海力士推進的垂直柵極(VG)DRAM,均以4F2為核心技術架構。
高深寬比蝕刻、薄膜沉積等環節有望深度受益3DDRAM趨勢。在3DDRAM的工藝流程中,圖形化步驟大幅精簡,高難度蝕刻/沉積工序顯著增加。二維NAND曾是光刻精度競賽的主戰場,其存儲單元平面微縮需求遠超DRAM與邏輯芯片。但轉向三維架構后,NAND通過堆疊層數實現密度躍升,高深寬比蝕刻等重要性凸顯。3DDRAM趨勢下,產業價值正在從光刻設備向蝕刻、沉積環節遷移。
3DDRAM亦增加W2W鍵合需求,預計bonder市場規模2030年達3000億日元。在4F2和3DDRAM中,有一項重要技術是將控制電路(周邊電路,如感應放大器、WL驅動器、解碼器等)垂直堆疊,芯片面積可以進一步縮小,就需要將繪製有DRAM單元陣列的晶圓和繪製有控制電路的晶圓分開製作,再進行W2W鍵合。TEL預計bonder市場規模將從2025年的1000億日元增加到2030年的3000億日元。
3DDRAM降低EUV依賴度,中國廠商或有望實現彎道超車
海外廠商中,三星VCTDRAM預計最快在未來兩到三年內實物產品將正式面向市場,2024年海力士展示5層堆疊結構的3DDRAM原型產品,良率達56.1%,美光3DDRAM專利頗多,技術路徑為在不放置Cell的情況下改變晶體管和電容器的形狀。國內廠商中,長鑫用橫向堆疊方式,把傳統DRAM的電容與晶體管組合轉為躺在同一層的內存單元,再逐層堆疊起來,簡化了垂直整合工藝,有望先實現量產,再逐步優化,外圍電路如控制單元依然放在獨立芯片上,通過混合鍵合整合,整體思路與早期3DNAND類似。長鑫在2D工藝還落后三星、海力士、美光等大廠兩三代,該行認為,目前中國大陸光刻資源受限,3DDRAM更倚重蝕刻、薄膜、鍵合等技術而非EUV,中國廠商或有望在3DDRAM時代實現彎道超車。
定製化存儲助力端側AI,國產廠商有望迎積極進展
從產業趨勢來看,定製化存儲逐漸成為端側AI的優選方案,其中,華邦CUBE具有高帶寬、低功耗、優化散熱、靈活可定製等特性,預期CUBE應用首批導入的終端產品會出現在一些國外穿戴類設備客户;南亞科定製化存儲目標於2025年底完成驗證、2026年開始導入量產,目標應用涵蓋AI服務器、AIPC、AI手機、AI機器人與AI汽車;兆易創新控股子公司青耘科技緊貼客户需求,從容量、帶寬、能耗等方面為客户提供更為定製化的解決方案,重塑端側存儲新形態。公司定製化存儲在AI手機、AIPC、汽車、機器人等若干領域的客户拓展進展順利。
風險提示:技術演進不及預期、宏觀經濟風險、地緣政治風險。