台积电首条PLP实验线，有进展

如果您希望可以时常见面，欢迎标星 收藏哦~

来源：内容来自半导体芯问综合，谢谢。

面板级封装(PLP)制程跃上台面，供应链先前透露，台积电(2330)初期PLP基板尺寸初步定锚300x300毫米，并预计在2026年设立mini line(实验线)。

早前业界即传出，台积电初期PLP基板尺寸定锚，公司原本尺寸仍倾向长宽各515毫米与510毫米的矩形基板，尔后多方尝试600x600、300x300毫米等规格，初期决定先采用300x300毫米练兵，主要考量「持有成本」(COO，Cost of Ownership)因素。公司预计最快2026年建置好「miniline」，2027年后发酵。

在技术概念上，目前台积电发展中的PLP属于「矩形」的CoWoS-R或是CoWoS-L制程，在基版可利用空间加大下，可增加产出效益并有效降低成本。据悉，未来台积电PLP的方向，采用CoWoS-R制程的锁定博通，而CoWoS-L则是目标服务辉达及超微。

市场认为，台积电评估在两家子公司架设PLP实验线，可能与未来发展矽光子有关，以采钰雀屏中选机率高。目前台积电正研发紧凑型通用光子引擎（COUPE）技术，其使用SoIC-X晶片堆叠技术将电子裸晶堆叠在光子裸晶之上，预计2025年完成支援小型插拔式连接器的COUPE验证，接着于2026年整合CoWoS封装成为CPO，将光连结直接导入封装中。

台积电的FOPLP计划

台积电首席执行官魏哲家在去年七月曾亲自确认，台积电正紧锣密鼓地推进扇出式面板级封装（FOPLP）工艺，目前已经成立了专门的研发团队和生产线，只是目前仍处于起步阶段，相关成果可能会在 3 年内问世。

消息源还表示台积电有意收购群创光电的 5.5 代 LCD 面板厂，从而探索新的封装工艺。不过，台积电并未证实这些传言，但强调公司正在不断寻找合适的扩张地点。

台积电于 2016 年着手开发名为 InFO（整合扇出型封装）的 FOWLP（扇出型晶圆级封装）技术，用于 iPhone 7 系列手机的 A10 芯片上，之后封测厂积极推广 FOWLP 方案，希望用更低的生产成本吸引客户。

只是现阶段 FOWLP 封装方案在技术方面没有太大的突破，在终端应用方面依然停留在 PMIC（电源管理 IC）等成熟工艺产品上。

台积电计划研发长 515 毫米、宽 510 毫米的矩形半导体基板，将先进封装技术从 wafer level（晶圆级）转换到 panel level（面板级）。

台积电发展的 FOPLP 可视为矩形的 InFO，具备低单位成本及大尺寸封装的优势，在技术上可进一步整合台积 3D fabric 平台上其他技术，发展出 2.5D / 3D 等先进封装，以提供高端产品应用服务。

台积电的 FOPLP 可以想象成矩形的 CoWoS，目前产品锁定 AI GPU 领域，主要客户是英伟达。

针对英特尔计划在 2026 年至 2030 年间量产业界首个用于下一代先进封装的玻璃基板技术，台积公司已开始研究相关的玻璃基板技术，以满足客户的需求。

魏哲家表示目前 InFO 只有 1 家客户，未来英伟达和 AMD 等 HPC（高性能计算）客户可能会采用下一代先进封装技术，用玻璃基板取代现有材料。

点这里 加关注，锁定更多原创内容