復旦微俞劍：Agent時代FPGA價值重估

9月9日，2026國際集成電路創新博覽會（IICIE）在深圳國際會展中心（寶安）開幕。在當日舉行的集成電路創新高峰論壇上，上海復旦微電子集團股份有限公司副總經理俞劍發表題為《Agent時代——不可忽視的FPGA行業變革與價值重估》的主旨演講，圍繞Agent對研發範式的重構，系統剖析了FPGA行業面臨的成本結構變革與價值重估機遇。

Agent正帶來四重變革

俞劍認為，Agent正在給整個社會帶來四個層面的變革。

第一，邊界必將破除。行業之間的邊界、專業之間的壁壘、組織之間的圍牆都在加速被打破，跨界協作正在成為常態，而個人認知的邊界必須先破除——過去認為不可行的事情，在Agent時代要重新思考。以芯片領域的「生態」為例，他提出一個不同以往的定義：「真正的生態，是把芯片使用的入口交給AI。你只有交給AI，這纔是真正的生態；過去所謂的生態壁壘，都不是生態。」

他具體舉例説，在CPU領域，過去大家倡議把RISC-V生態做起來，但應用端遷移成本很高，RISC-V一直沒有真正起來。「接下來半年到一年的時間，國內RISC-V一定會遍地開花，因為軟件應用遷移成本將無限降低。」在GPU領域，跟隨CUDA的腳步也沒有必要，只要保證編譯適配高效，開發交給智能體就夠了。FPGA同樣如此，過去EDA工具的綜合佈局佈線門檻特別高，接下來這些開發都會交給Agent。

第二，AI帶來技術平權。過去技術沉澱在少數人手中的局面正在被Agent拉平，善用AI來創新、抓住需求，將決定一家企業的生存能力。第三，科研將爆發式產出。研究的效率會被Agent快速放大，成果產出的節奏將遠超過去的預期。「Agent帶來的不是讓我們轉做低端技術，而是去做高端的創新。」俞劍説。第四，個性化定製將極大得到滿足。各行各業將以合適的成本提供個性化產品，這對製造業是一次質變。而FPGA天然站在個性化定製這條線上，正是個性化定製高端芯片的代表。

俞劍將計算芯片分為三類並逐一判斷其在Agent時代的命運：CPU/GPU的軟件編程已經變天；ASIC因製造測試周期至少8個月到1年、且對bug容忍度極低，客觀上「變不了天」；而FPGA介於兩者之間，既可偏向ASIC的效率，又具備CPU式的通用性，更關鍵的是它可以在線編程、持續迭代，對bug容忍度高。「FPGA是硬件中的軟件，接下來一定會變天。」俞劍強調。

他同時指出，軟件行業已經率先完成了這場變革——從AI輔助問答，到今天Agent可以理解工程上下文、調用工具鏈、寫代碼、做測試、持續迭代。AI不再是輔助功能，而是開始參與工程任務的組織。同樣的變化，正在向硬件世界傳導。

傳統開發困於「經濟臨界線」

FPGA多年未能突破的根本原因，俞劍歸結為其硬件自由度與軟件生產力之間的長期矛盾。

一方面，FPGA的硬件自由度極高：並行結構可任意定製、時延可精確到納秒、接口可任意配置、功耗可精細控制。另一方面，由此帶來的工程代價同樣高昂——並行邏輯需手寫RTL，時序收斂依賴個人經驗，優化依賴反覆綜合迭代，CDC/復位異常排查困難，調試時間佔比超過40%。

「經驗留存在個人，而不是沉澱於工具鏈。」俞劍指出，DDR4時序調試約需2周，PCIe鏈路訓練約需1個月，這些能力都繫於少數關鍵專家，導致FPGA的應用寬度一直起不來——無線通信、測試測量、有線網絡、原型驗證，經驗所至之處纔是市場，「而半徑之外，都是市場」。

俞劍在演講中提出「經濟臨界線」的分析框架：過去，獲得FPGA能力的成本隨場景複雜度呈陡峭的指數式上升，很快越過經濟臨界線；而在Agent時代，這條成本曲線將趨於平緩——大量過去在臨界線之外的複雜場景，進入了值得重新評估的區間。「這不是FPGA萬能論，而是判斷前提變了。」

復旦微FPGA智能開發Agent已產品化

俞劍將由Agent驅動的開發範式的轉變概括為：從「工程師驅動工具、經驗主導迭代」，走向「Agent自主分析、識別根因、調整策略」，人只需輸入規格、審查迭代結果。整個研發將從經驗能力驅動轉向業務需求驅動；專家的時間分配也將從「80%執行、20%決策」反轉過來——人只花20%的時間做高價值判斷，剩余80%交給Agent。

據俞劍介紹，復旦微的FPGA智能開發Agent目前已是產品化狀態。他從管理的視角理解Agent：「Agent其實是一門管理學問——如何做好約束，讓Agent按你的指示干正確的活、杜絕幻覺。」

該平臺底層由四部分構成：紀律層負責質量體系與合規，滿足ISO 9001，設置質量門控與轉階段評審；編排層通過狀態機路由與Spec合約驅動整個研發流程，上下文采用JSONL策展；執行層提供30多個Skill按需組合，包括各種工具與插件，由Agent作為「項目經理」統一調度；自進化體系則在每一階段自省與沉澱經驗，項目完成后覆盤並輸出IP，讓Agent越用越聰明。

整個開發流程劃分爲12個階段——從需求發現、質量策劃、系統方案、FPGA方案、模型開發、RTL實現、驗證籤核、開發工程構建、硬件調試、驅動開發、系統測試，到交付覆盤。「過去一個全新的IP項目，至少需要一個大團隊半年。接下來兩三個人就能搞定，而且項目周期以周來衡量，一周就能把整個項目開發完。」

針對AI生成代碼「看起來對、跑不通」的行業痛點，復旦微提出「Agent與FPGA協同飛輪」：Agent生成的每一版RTL，都在真實FPGA硬件上被校準，通過硬件驗證、日誌反饋、根因定位、迭代優化的閉環，將幻覺在硬件真實運行中清零。「FPGA既是Agent的開發對象，也承擔了仿真加速、佈局佈線加速、原型驗證的功能，飛輪效應即將形成。」俞劍説。

他進一步提出Hardware in the Loop的判斷：「接下來卷模型、卷算力的必要性已經沒那麼強了，真正要卷的，是卷工具。」在這一格局中，FPGA將承擔雙重角色：一是硬件級安全承載，復旦微面向客户的商業模式以私有化部署為主、SaaS為輔；二是工具加速——仿真、佈局佈線等最耗時的環節都可以由FPGA承載。「專用測試儀也不再需要了，把軟件下載到FPGA算力機箱里就行，它就變成通用算力了。」

成本曲線拉平，FPGA的「經濟可行域」正在擴大

基於上述變革，俞劍描繪了Agent時代FPGA的價值重塑圖景。

其一，經濟可行域擴大。過去無法使用FPGA的場景將重新進入評估區間；過去只能承接中小規模項目的團隊可以擴大FPGA的使用範圍；在確定性時延、可定製數據流的環節，FPGA成為現實可行的替代路徑。

其二，數字孿生實時共生。軟件仿真從數小時縮短到硬件執行的毫秒級，FPGA開發從依賴少數專家到自然語言驅動的按日迭代，孿生模型更新從以周、月計變為每日更新。「實時性×快迭代=實時共生。」

其三，仿真加速與科學計算兩大市場同步鉅變。在仿真側，FPGA可將FFT延迟從微秒級降到納秒級，讓任何行業的工程師都能部署FPGA加速，覆蓋航空航天、汽車碰撞、芯片設計、電力系統、醫療器械等凡需仿真的領域；在科學計算側，FPGA每瓦算力可達CPU的5至10倍，配合自然語言生成RTL，研究院和大學不養FPGA專家也能用，氣象預測、分子動力學、天體物理、基因比對、材料模擬等場景由此打開。

俞劍還對比了FPGA與GPU的區別：GPU是通用芯片，效率低一些；FPGA的架構可以定製，效率更高。在內存方面，FPGA可以把內存訪問降到最低，這對於當前存儲的結構性短缺來説非常友好。

俞劍列舉了復旦微內部已落地的方向：科學計算領域包括分子動力學仿真加速平臺（LAMMPS）、基因測序比對平臺、數據庫加速平臺；AI推理側做GPU「伴侶」，提高推理效率、降低對高帶寬昂貴存儲的依賴；安全領域面向后量子密碼（PQC）全棧；視頻領域，「過去做264、265的編解碼壓縮，現在Agent直接把266做出來了」；商業航天領域包括NTN衞星通信基帶方案和相控陣天線；金融領域覆蓋低時延交易、實時風控等場景。