華為韜定律：中國芯片的新答案

當一個玩家無法在舊賽道上繼續奔跑時，它有兩種選擇：認輸，或者重新發明賽道。

過去60年，半導體行業的金科玉律是：誰的線寬更小，誰就贏了。英特爾（INTC.US）、臺積電（TSM.US）、三星，都是這條規則的受益者。

2026年5月25日，華為被這條規則擋在門外的玩家，在上海決定啟動一個新的賽道。

2026國際電路與系統研討會25日在上海舉行，華為公司董事、半導體業務部總裁何庭波在題為《半導體新路徑探索與實踐》的主旨演講中，正式發表「韜（τ）定律」。這是中國在全球半導體領域首次提出指導產業發展的新原則。

基於該定律，華為過去六年已成功設計並量產了381款芯片。今年秋季，華為將發佈新的麒麟手機芯片，完整採用邏輯摺疊技術。

業界一片譁然。

從把房子越蓋越密到修高樓、建高架、優化交通

華為提出韜定律的消息發佈后迅速登上熱搜。

受此消息影響，A股市場芯片產業鏈5月25日午后持續走高，東芯股份（688110.SH）、華虹公司（688347.SH）、甬矽電子（688362.SH）收穫「20CM漲停」，中芯國際（688981.SH）、盛美上海（688082.SH）、拓荊科技（688072.SH）、東微半導（688261.SH）等10余股漲超10%。

「華為總結歸納了硬科技發展的核心訴求。」這是浙江大學集成電路學院教授、求是緣半導體聯盟副理事長韓雁看到這條消息時第一感受。

「它將最底層的器件、到中間層的電路和芯片、再到最頂層的系統，每一個層級追求的目標都簡化到‘時間縮微’，都歸一化到‘韜定律’，讓硬件設計領域的每一個人都明白自己所做之事的終極目標其實都是相同的」，韓雁指出：「微縮器件的幾何尺寸主要目的是想要器件工作的速度可以更快一些。既然如此，不如就直接把‘時間縮微’作為追求的目標。」

1965年，英特爾聯合創始人戈登·摩爾基於早期芯片集成度的觀察提出：集成電路上可容納的晶體管數量約每18—24個月翻一番，性能提升而成本下降。這一被稱為「摩爾定律」的經驗法則，它的本質就是「做小」——把晶體管越縮越小。「隨着硅基工藝節點向亞納米時代挺進，這一基於‘幾何縮微’的單向演進路徑正面臨嚴峻的物理極限和經濟效益雙重挑戰。」蔻町智能聯合創始人、CTO陳秋武在接受媒體採訪時表示。

浙江工業大學計算機科學與技術學院教授肖傑對財聞解釋，通俗地説，摩爾定律主要解決的是「空間密度」問題，即把芯片里的晶體管做得越來越小、排得越來越密；而韜定律關注的是「時間效率」問題，即讓芯片內部的數據少跑路、少等待、跑得更順。打個比方，摩爾定律像是在有限土地上把平房越蓋越密，韜定律則像是修高樓、建高架、優化交通，讓原本需要繞遠路的人員和貨物流動更快。

「它不是推翻摩爾定律，而是在先進製程逼近物理和工程極限時，提供另一條通過系統設計提升芯片性能和能效的路徑。」肖傑指出。

《經濟參考報》報道指出，相較於摩爾定律聚焦芯片單一維度的尺寸迭代，韜（τ）定律構建起貫穿器件、電路、芯片到系統層面的多層級協同優化體系。這將強化體系化的能力，而不單是芯片的能力。

在全球科技企業競爭中亮出中國博弈的籌碼

韜定律之所以能在業界引發廣泛關注，更多在於它所承載的價值與意義——它試圖在摩爾定律逼近物理極限的時代，為半導體產業開闢一條全新的演進路徑。

肖傑指出，韜定律的提出，讓全球這場半導體產業的競爭，不再僅僅聚焦在先進製程的你追我趕上了，優化路徑正變得越來越重要。「我們提出這一新原則，也是對全球其他產業巨頭的一個啓發：不能只靠工藝，系統性優勢同樣關鍵。」

對中國而言，「韜定律最大的價值，是在先進光刻受限的情況下，為中國芯片提供了一條繼續前行的路徑。」肖傑表示。中國擁有龐大的終端市場、豐富的AI與工業應用場景，以及從通信設備、智能終端到雲端系統的工程集成能力——在系統級競爭中，場景、軟件、整機與產業鏈協同帶來的綜合優勢將被進一步放大。「在韜定律下，中國的系統性優勢正在放大。」

「華為在這個節點拋出韜定律，是在全球科技企業競爭中亮出的一張中國博弈的籌碼。」芯諮詢分析師張亞對財聞表示。他指出，所有定律的提出都帶有行業領先的姿態——正如英特爾提出摩爾定律、黃仁勛提出黃氏定律，是前沿企業在技術博弈的關鍵時刻，對外展示自身能力的一種方式。但華為這個定律的提出，跟前兩者有點不一樣，更多的是在一種封鎖打壓下的節點上，尋找到一種新的道路，這是一種堅韌。

「大國博弈的背后是科技的博弈。科技的底層是芯片，我們需要這個。」張亞説。

接下來要啃的骨頭是「地獄級」

在韓雁看來，韜定律並非一場突如其來的「質變」。「將集成電路由平面結構做成立體結構是大勢所趨，」她指出，「只是華為站出來將這些已初露頭角的零散技術統一歸併到一個詞‘韜定律’之下。技術路線的‘分流’或‘變革’是每時每刻都在發生的量變，並沒有發生什麼質變。」

‌浙江大學計算機學院人工智能學院研究員、博士生導師王則可更傾向於肯定其系統性創新的價值。「韜定律其實是系統級創新，感覺不太像開創性舉措。目前來説，就已有很多研究來支撐此係統級創新。」

但「華為最大的突破在落地二字」，肖傑指出。據報道，「韜定律」構建了貫穿器件、電路、芯片到系統層面的多層級協同優化體系。預計到2031年，基於該定律的高端芯片晶體管密度有望達到1.4納米制程的同等水平。

肖傑認為，這條路其實非常難。能否在2031年前達到等效1.4納米制程的晶體管密度，取決於能否同時過五關：性能關、功耗關、散熱關、良率關、成本關。「接下來要啃的硬骨頭絕對是‘地獄級’的。」肖傑進一步表示，「既然華為可以高調對外宣佈，這足以説明，它已經擁有了完成的底氣。」

「韜定律」的提出，是否意味着中國半導體有望實現從「技術跟隨」到「規則定義」的跨越？

韓雁指出，華為比別家更早開始尋找突圍方法。假如華為在7nm工藝受限的情況下，通過立體結構達到了等效1.4nm的效果，那麼臺積電在其已有的1.4nm工藝上，同樣採用摺疊技術，理論上可以達到等效0.28nm的效果——雙方的技術差距並未縮小。因為臺積電的工藝華為沒有，而華為的摺疊技術臺積電卻可以用，除非這是華為的獨家專利。