羣雄爭霸CPO

爲了降低每比特能耗並提高帶寬，人工智能數據中心開始用共封裝光器件取代銅線。

使用CPO的優勢在於，它可以將光連接更靠近ASIC、GPU或CPU，從而減少對長而低效的電線的需求。雖然CPO本身並非低功耗，但它能提供極低的每比特傳輸能耗——這是衡量數據中心效率的關鍵指標。

CPO 沒有采用傳統的遠距離可插拔收發器，而是將光子引擎直接集成到同一封裝基板上或同一模塊內，使得電信號在多芯片組件中只需傳輸幾毫米，而不是像通常那樣從芯片到前面板需要通過 PCB 傳輸 15 到 30 釐米。

這是人工智能發展中至關重要的一環。據麥肯錫公司預測，到2030年，滿足全球人工智能需求將需要5.2萬億美元的數據中心投資。因此，解決電力和帶寬挑戰對於確保超大規模企業獲得最佳投資回報至關重要。在採用CPO（計算機化產品）方面處於領先地位的公司包括博通、英偉達、英特爾、Marvell和Ayar Labs，它們擁有各種技術和產品，並由GlobalFoundries、IBM、英特爾晶圓代工、Tower Semi和臺積電等代工廠提供支持。EDA工具供應商Cadence、Keysight EDA、西門子EDA和Synopsys也紛紛推出了CPO工具。

「超大規模數據中心正在引領我們所看到的變革，」西門子EDA高級總監Tony Mastroianni指出。「異構集成使我們能夠突破摩爾定律的限制。雖然我們使用硅中介層已有十余年，但其尺寸受到限制。然而，新型有機和玻璃中介層正在涌現，它們能夠實現全面板尺寸的基板，從而容納大量的硅，甚至達到一米乘一米的超大尺寸。人工智能的需求加劇了對性能的追求，而效率往往被置於次要地位。如今，實現如此高的性能需要巨大的功率，堪比核反應堆，這使得能耗成為一個關鍵挑戰。I/O帶寬是另一個主要問題，而這些正是CPO能夠有效解決的問題。」

其他人也認同這一觀點。Synopsys公司產品營銷高級總監Marc Swinnen表示：「選擇共封裝光學器件是因為它們具有高帶寬和低功耗，儘管它們總體上並非低功耗技術。激光器的硬件效率很高，但環形諧振器需要通過小型加熱器持續加熱以維持光子集成電路的温度。雖然總功耗並不低，但每比特能量很低（以皮焦耳為單位），因此從帶寬角度來看，它是一種高效的器件。」

圖 1：模擬環形諧振器

CPO 的基本原理

對於芯片架構師和工程師來説，CPO 涉及很多方面。

「任何在數據傳輸中審視系統架構（即整個系統）的人，都需要根據其他重要因素來考慮將要使用的技術類型，」是德科技EDA高速數字設計部門負責人李熙洙（Hee-Soo Lee）指出。「例如，比特/焦耳（bpJ）是指產生一位數據傳輸所消耗的能量。人工智能數據中心耗電量巨大，因此實現低功耗極具挑戰性，因為電流消耗非常高。對於為人工智能數據中心設計計算節點的客户而言，一個兩英寸見方的芯片就能消耗近35,000安培的電流。考慮到如此高的電壓，功耗也十分驚人——每個芯片高達35千瓦。在先進封裝設計（包括但不限於CPO）中，管理如此高的功耗是一項重大挑戰。考慮到可能有數百萬個這樣的芯片，滿足它們的能源需求可能需要建造專用發電廠，因為現有的解決方案不足以應對。」

DSP芯片是系統中功耗最高的組件之一，因此設計人員通常會盡量減少它們的使用。「這種轉變促使人們探索CPO技術，該技術允許直接將信號轉換為光信號，而無需依賴傳統的DSP或ASIC芯片，從而提高效率，」Lee説道。「從系統架構師的角度來看，這帶來了挑戰，因為芯片設計現在必須同時考慮電學和光學因素。人們對EO、OE和eOe系統（即電信號和光信號之間的轉換）的興趣日益濃厚。歸根結底，這些發展是由人工智能數據中心對電力的巨大需求所驅動的，因此向更高效解決方案的過渡也就不足為奇了。」

與此同時，驅動EIC和PIC之間信號所需的功率也引發了一些擔憂。「這些系統需要專門的電壓控制電路來驅動電流進入環路，從而產生熱量，」Synopsys首席產品經理Lang Lin指出。「這個過程本質上是通過施加功率來引起温度變化，這可能需要大量的能量。每個環路可能消耗大約1到10毫瓦的功率。雖然目前的系統可能使用大約64個環路，但有報告——例如來自DARPA的項目——討論了在未來的設計中集成數千個環路的可能性。將光子電路擴展到這種規模，將接近目前晶體管數量的水平，環路的數量可能達到數百甚至數千個。」

為這些環形電路供電成為一項重大挑戰。「例如，為1000個每個功率為1毫瓦的環形電路供電，總共需要大約1瓦的功率，」林説道。「額外的電路，例如帶有眾多放大器的集成電路（EIC），會進一步增加功耗，GPU和CPU等輔助組件也是如此，它們的功耗仍然相當可觀。由於數據傳輸速率高，I/O功耗也相當可觀，可能佔總功耗的50%甚至更多。隨着系統規模的不斷擴大，確保充足的電力供應將始終是一個至關重要的問題。」

與互連銅基板相比，這種封裝尺寸要小得多，但供電仍然是一個挑戰。「傳統上，穩壓器被放置在封裝或PCB上，但現在通常將其集成到芯片上，作為集成穩壓器（IVR）。對於電路、光子學和電子元件等具有不同電壓的各種電源領域，可能需要多個IVR。因此，這種複雜的系統在供電方面帶來了巨大的挑戰，」林説道。

CPO 機制

CPO 方法利用兩個芯片——一個位於底部並直接安裝在基板上的光子器件，以及一個堆疊在上面的微型 SerDes，形成 3D 芯片配置。

西門子馬斯特羅亞尼表示：「該組件通過物理方式連接到中間層上，中間層可以是硅材質，但通常用於尺寸較大的基板，因為佈線要求更高。光纖直接連接到封裝內的光子器件，這正是CPO的精髓所在。通過這種方式集成光纖，可以有效解決電源問題，使SerDes能夠與芯片高效通信。雖然將SerDes放置在底部似乎合乎邏輯，因為它與芯片通信，但機械結構的限制要求光子器件必須位於基板上。位於上方的SerDes使用TSV（硅通孔）將信號傳輸到光子器件，從而實現跨基板的通信，類似於硅中間層。其他類型的中間層，例如有機橋接層或玻璃，也提供了有趣的可能。」

圖 2：多芯片組件中光波導的位置

CPO 設計雖然顯著降低了芯片上的 I/O 功耗，但晶體管的處理功耗保持不變。「此前的解決方案，例如 HBM，已經解決了內存功耗和 I/O 問題，而 CPO 現在則着重解決與 I/O 相關的功耗和帶寬挑戰。數據通過多個通道（通常在光纖內有 8 到 16 個通道）輸出芯片，從而在低功耗下提供卓越的帶寬。該方案需要激光光源，目前正在進行的研究旨在將其集成到芯片本身。此外，CPO 通過消除對大量封裝引腳的需求，緩解了傳統 SerDes 的擁塞問題，從而釋放出用於供電（包括背面供電）的引腳。雖然該方案並非普遍適用，但它代表着一項重大進步，尤其對於構建巨型芯片的超大規模數據中心而言，」他説道。

CPO設計挑戰

CPO超越了傳統的純電學範疇，將光學元件直接集成到高性能ASIC、CPU或GPU中。這反過來又需要一種專門的光電設計方法來管理單個封裝中光和電的物理和功能融合。

對於芯片架構師和設計師來説，有很多領域的技能需要提升：

異構芯片集成。設計人員需要採用基於芯片的架構，為計算、存儲和光子學等應用創建更小巧、更專業的芯片。諸如臺積電的 COUPE 或英特爾的 Foveros 等先進封裝技術將用於在同一系統中互連這些不同的材料。

消除信號瓶頸。由於光子引擎直接放置在 ASIC 旁邊，因此省去了耗時的長銅線，這可以節省高達 30% 的系統總功耗。

熱光協同設計。光子元件對温度高度敏感，因此設計團隊必須進行復雜的多物理場仿真，以控制高功率計算芯片的熱流，防止其導致光學器件出現波長漂移或對準誤差。

硅光子學發展。設計人員需要利用標準CMOS製造技術，在硅襯底上製造光子集成電路（PIC），將調製器、探測器和波導集成到硅襯底上。

激光源管理。架構師和設計人員必須決定是將激光器直接集成到芯片上，還是將其置於芯片外部。由於激光器通常是整個電路中最不可靠的組件，設計人員可以選擇冗余激光器設計或集成監控來確保可靠性。

在所有這些過程中，芯片組/多芯片設計將發揮至關重要的作用，因為SoC被分割成多個更小的芯片，並集成到單個封裝中。「將採用不同工藝節點製造的芯片組合在單個封裝內，也稱為異構集成，可以優化成本和功耗，」Presto Engineering的新產品導入封裝經理Raj Pugo表示。「可插拔收發器是一種能夠將電信號轉換為光信號，反之亦然的模塊。它通常由跨阻放大器（TIA）、驅動器、激光器和光電二極管組成。這些組件的集成構成了光引擎（OE）。CPO指的是將GPU或ASIC與光引擎的所有組件集成在單個封裝內。換句話説，CPO是將計算芯片（GPU/ASIC）和光引擎組件（OE）異構集成到單個封裝中。」

CPO面臨的挑戰與進展

CPO引入了一系列多物理場挑戰。光子信號會因温度變化而漂移，材料也會直接影響光傳播。波導可能存在不規則性，其程度大致相當於電子信號的線邊緣粗糙度。所有這些都需要與系統設計的其他部分一起考慮，而不是孤立地看待。

圖 3：光波導仿真

Synopsys公司的林表示：「我們需要所有工具協同工作，利用熱應力變形曲線並將其應用於光路性能仿真。以前，這完全依賴於經驗數據，但現在我們的仿真結果與實際系統測量直接相關。」

這種整合是必要的，因為在模擬中，區分哪些影響是棘手的，哪些可以忽略不計至關重要。有時，被忽略的影響可能比預期的更大，因此應該將其納入建模過程。

大型EDA公司正將目光轉向這一領域。其中一項重要進展是：

Cadence正與光子超級計算機開發商Lightmatter合作，開發將Cadence高速SerDes IP與Lightmatter光引擎集成的CPO解決方案。兩家公司致力於與先進節點CMOS技術和標準封裝流程的集成，為下一代人工智能和高性能計算環境中高性能、可量產的CPO鋪平道路。此外，Cadence還與Tower Semiconductor合作，創建了一種異構集成流程，支持使用Tower技術的PIC/EIC子系統的芯片到晶圓和晶圓到晶圓應用。

Keysight EDA 於 2025 年 10 月完成了對 Synopsys 光學解決方案業務的收購，並將先進的光學仿真工具集成到 Keysight 現有的 EDA 工具中。隨后，Keysight EDA 發佈了一款用於芯片和 3D-IC 設計的軟件工具，用於仿真和驗證共封裝的光子學和電子學器件。

西門子EDA近期收購了Canopus AI，旨在將人工智能驅動的計量和檢測功能集成到其EDA產品組合中，從而通過提高複雜光子集成電路（PIC）的精度和良率，直接影響CPO（集成電路製造）的生產。此外，今年1月，西門子還擴大了與英偉達的合作，將GPU加速功能集成到其EDA工具中，專門針對CPO所需的高密度互連的驗證和佈局優化。

Synopsys正與Lightmatter合作，兩家公司致力於優化電光接口。Synopsys繼續與臺積電合作，並已擴大與英偉達的合作關係，利用英偉達的GPU加速計算來加速光學仿真和工程工作流程。

CPO 的下一步發展方向

爲了使 CPO 更普及，一些高級封裝問題需要解決。

Presto公司的Pugo指出：「與傳統封裝方式相比，CPO具有更高的帶寬密度、更低的功耗和更小的延迟，這使其成為下一代人工智能解決方案的關鍵所在。2.5D封裝是CPO的基礎，它能夠將光子集成電路和電子集成電路與GPU或ASIC集成在一起。主要挑戰包括GPU/ASIC附近的散熱（例如液冷冷板、微流控芯片、微通道散熱器等先進的散熱管理技術）、實現更高精度的光耦合、提高激光器可靠性、提高製造良率以及降低製造成本。其他挑戰還包括促進CPO模塊外形尺寸的標準化、改進測試和驗證的自動化以及確保光引擎（OE）在發生故障時的可維護性。應對這些挑戰將有助於CPO在整個行業得到更廣泛的應用。」

從物理學的角度來看，分析封裝結構揭示了複雜的信息流。「數據通過光纖電纜傳輸，光纖電纜連接到微透鏡，微透鏡將光聚焦到配備光柵的光子集成電路（PIC）上，」Synopsys公司的Swinnen解釋道。「光柵將入射光轉換為電信號，之后PIC對這些信號進行初步處理。在這個階段，PIC與電子集成電路（EIC）協同工作。微透鏡將光導向PIC，光在PIC中進行處理並轉換為電信號，隨后傳輸到EIC進行進一步的電子處理。最后，該接口連接到外部系統，從而完成信息傳輸路徑。」

光子集成電路中波導的折射率對温度高度敏感，這會影響其性能。「爲了解決這個問題，系統會被加熱到一個穩定的高温——大約100度——這樣微小的温度波動就可以忽略不計。雖然內置加熱器可以維持這種穩定性，但熱量仍然會通過電子集成電路散發，因此熱管理至關重要。」斯温寧説道。

系統集成也會受到影響，因為由光鏈路構成的光子電路對温度變化高度敏感。因此，必須設計多芯片複合光子器件（CPO），以確保所有元件在其合適的溫度範圍內工作，且不會產生過度耦合。

結論

對於超大型人工智能芯片而言，功耗和帶寬（而非計算能力）如今已成為限制因素。傳統的高速電信號串行器/解串器（SerDes）功耗極高，因為數據必須從封裝外部傳輸到各個電路板上。CPO 通過在封裝內部用光路取代長距離的電路來直接解決這個問題。這樣一來，光子器件與計算硅集成在一起，使得數據幾乎可以立即通過光路離開芯片，從而在提供巨大帶寬的同時，將 I/O 功耗降低幾個數量級。與此同時，這還通過減少大量高速電 I/O 引腳來釋放封裝資源，減少擁塞，允許更多引腳用於供電，並支持背面供電等先進技術。

此外，雖然存在熱學和機械方面的挑戰，但這些挑戰是可以克服的。光子器件對温度和潛在的應力非常敏感，但問題不在於原始的發熱量，而在於温度穩定性。這些挑戰可以通過温度控制迴路、精心的佈局規劃和應力感知封裝等設計技術來解決，從而使CPO成為可能。雖然目前並非所有芯片都適用CPO，但對於大型、高I/O的AI系統而言，它幾乎是必不可少的，因為它從根本上改變了人工智能系統的可能性，使原本難以控制的功耗和帶寬需求變得可控。

（來源：編譯自semiengineering）

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅爲了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。