Drmos專家交流

（來源：紀要頭等座）

1、GPU早期電源方案迭代解析

·早期電源方案形態對比：N100在2019年之前已完成開發，當時採用美國Micro公司的電源方案，通過兩級電壓轉換實現供電：第一級將40-60伏不穩定直流電壓轉換為48伏穩定輸出，第二級再將48伏轉換為0.X伏，轉換無變壓器，變比較高。該方案由4個模塊構成，安培功率在400-500瓦之間，兩級效率分別達99%、97%，但模塊成本較高，這是其被替代的核心原因。從Hopper一代開始，電源方案切換為VRM（電壓調整模塊）方案，該方案2003年起源於Intel CPU服務器領域，核心部件為控制器與Driver MOS，其中Driver MOS是將驅動與兩個MOS管合封在一個芯片中。Driver MOS有5×6封裝形式，電流等級涵蓋70安培、90安培，Hopper一代主要使用90安培型號。在Hopper八卡服務器中，單張小卡需用約60顆Driver MOS，搭配3-4顆控制器，兩者單顆市場單價均在1-2美金；整套服務器除8張小卡的Driver MOS用量外，底部大板需20幾顆到30幾顆，兩個CPU板需50-70顆，構成完整器件用量配置。

·Driver MOS冗余與控制邏輯：Driver MOS在服務器中存在冗余設計，核心原因有二：一是AI服務器小卡散熱條件有限，標稱90安培的額定電流無法長時間滿載運行，實際通常運行在20幾安培；二是降壓芯片效率曲線呈拋物線狀，負載在20%-30%區間時效率最高，20幾安培運行時效率達94-95%，滿載90安培運行時效率僅80%+，為保障效率處於最優區間，因此設置冗余。控制器與Driver MOS的搭配需根據板上電源軌數量確定，單個控制器最多可輸出8路，實際用量結合硬件配置調整。同時，控制器對Driver MOS具備動態控制機制：負載較大時開啟全部相數以滿足供電需求；負載較小時自動關閉部分相數，節省功耗、優化供電效率。

·Driver MOS開關頻率特性：Driver MOS開關頻率標稱值可達1.5-3兆赫茲，但在GPU大功率場景中，實際運行頻率通常控制在500-800千赫茲，因開關頻率越高，芯片開通次數越多、損耗越大，運行效率越低。日常運行時，Driver MOS維持在較低開關頻率區間以平衡效率與損耗；當負載突然增加時，多相Driver MOS交錯開關，等效頻率可提升，例如單相同步頻率500千赫茲，十項疊加后等效頻率可達5兆赫茲，以此滿足瞬間提升的功率需求，兼顧供電穩定性與運行效率。

2、Blackwell與Rubin電源方案升級

·Blackwell電源方案配置詳解：Blackwell服務器有兩種形態：一是八卡形態服務器，單GPU功耗從700瓦提升至1.2千瓦，專用Driver MOS數量增加有限，單小卡為60-70顆，大板為20-30顆，整體形態無明顯變化；二是NBL機架服務器，分為計算托盤與交換托盤，單個計算托盤配4個GPU加2個CPU，Driver MOS用量約300顆：CPU部分共20幾顆，每個CPU約10顆；剩余280顆分配給4個GPU，折算后單GPU約70顆，電感與Driver MOS配置比例為2:1，即單GPU配35顆電感。整機用量上，NBL機架含18個計算托盤，對應Driver MOS總量為18×300=5400顆；9個交換托盤按單盤30顆計算，總量為270顆，整機Driver MOS總量約5700顆。技術層面，Blackwell與Hopper方案延續性強，均採用90安培Driver MOS，核心器件參數一致。

3、下一代電源架構技術展望

·高密度架構技術路徑解析：下一代電源架構核心方向包括垂直供電、模塊化方案、PCB埋嵌三種技術路徑：a.商業化現狀：模塊化方案應用成熟，特斯拉Dojo2021年發佈，2023-2024年量產，25個D1芯片封裝於大腔體中，每個芯片背面由6個模塊供電；AMD、AWS、Google及國內2024-2026年上市的AI初創公司等均採用模塊化方案，多佈局於正面；Intel的OAM卡採用離散芯片加電感方案，將電感移至模塊背面解決佈局問題。垂直供電可將供電器件或模塊移至板子背面甚至主芯片底部，縮短供電距離以減少PCB損耗、提升端到端效率，但需做出妥協：正面模塊高度可達9毫米，移至背面后需降至4-5毫米，會導致模塊效率略有損失，同時需綜合考量散熱、高度限制、器件選型等因素。PCB埋嵌技術仍處研究階段，雖可嵌入電容減小模塊高度，但面臨散熱與可靠性核心瓶頸，1-3年內難以商用，當前更可行的路線是提升模塊集成度或通過其他方式節省空間。b.優劣勢對比：模塊化方案集成度持續提升，從簡單堆疊向嵌入電容、採用薄電感演進；垂直供電在效率優化上更具優勢，但需平衡多維度因素；PCB埋嵌短期商用障礙顯著。

·供電結構演進路徑分析：不同廠商電源架構選擇與芯片設計密切相關：a.廠商路線差異：英偉達憑藉NVLink技術，可使GPU旁無需預留大量高速信號線佈線空間，電源芯片能近距離佈局，同時採用離散芯片加電感的迴流焊方案，成本遠低於模塊化方案——AMD 500瓦方案採用24個模塊，成本約200多美金，而英偉達離散方案中芯片單價1.5美金，電感單價0.8-1美金，整體成本大幅降低，因此英偉達在現有方案可行的情況下，暫不會轉向模塊化路線。b.技術落地難點：Interposer內部埋線技術實施難度極高，核心障礙為散熱問題，與先進封裝技術結合難度大；集成電壓調節器（IVR）技術雖已在消費類低功耗CPU、英特爾三四百瓦CPU中商用，如蘋果筆記本主芯片開關頻率達十幾兆，但要應用於3000多瓦的GPU中，技術仍不成熟，1-2年內難以商用。c.結構演進方向：當前多采用多級轉換架構，未來有兩種簡化思路，一是簡化為800伏直接轉12伏，仍採用VRAM方案；二是保留48伏級，將其轉至2-3伏左右，再通過芯片內部的IVR轉至零點幾伏，目前更具可行性的是第一種思路，后續再逐步過渡到高壓轉中壓后用IVR轉換的架構。

4、電源器件材料技術分析

·氮化鎵應用前景剖析：a. 研發與產品進展：英特爾三四年前已研發出氮化鎵Driver MOS技術，但未實現商業化應用；英諾賽科已推出可將十幾伏電壓轉成零點幾伏的氮化鎵Driver MOS產品，但行業內主流模擬公司、芯片公司並未跟進該技術路線。

b. 替代硅基的核心障礙：當前12伏轉0.7伏（GPU、Memory等芯片所需電壓）環節採用硅基BCD模擬工藝，效率僅為94%左右，遠低於PSU環節的97.5%、IBC環節的98%，氮化鎵方案未解決該環節效率偏低的核心問題；此外，氮化鎵開關頻率高，會干擾大板信號完整性與電磁兼容，存在技術待攻克點；從性價比來看，模擬公司自研相關技術利潤空間不足，採購英諾賽科產品也不具性價比，因此暫不具備商業化條件。

c. 適用場景與時間節點：預計2028-2029年，氮化鎵在高壓側的成本可接近硅基，在800伏或正負400伏高壓直流、固態變壓器推廣場景下，應用會逐漸增多；目前已有廠商將其用於高壓側轉換，如800伏轉12伏、800伏轉50伏的拓撲中。

·碳化硅與氮化鎵應用對比：a. 當前應用格局：在HVDC 800伏架構中，碳化硅用量更多，是當前的主流材料。

b. 替代趨勢：隨着氮化鎵技術成熟、成本下降，未來其在高壓側的應用比例會逐步提升，有望部分替代碳化硅。

c. 混合應用方案與案例：已有廠商採用碳化硅+氮化鎵混合技術實現高壓轉換，如羅姆推出採用氮化鎵技術的相關方案，馬碧塔斯主導用氮化鎵實現800伏轉48伏或12伏，採用碳化硅加氮化鎵的混合應用，而非純氮化鎵技術。

d. 未來應用展望：在800伏或更高電壓的高壓場景下，氮化鎵的應用會持續增加，與碳化硅形成差異化應用佈局。

5、電源器件供應鏈格局解析

·海外廠商供應鏈佈局梳理：a. 英偉達不同世代GPU的Driver MOS供應商迭代清晰：Hopper世代主要以NPS為主；Blackwell世代引入英飛凌、瑞薩兩家供應商，LUBING世代仍維持這幾家的使用格局；理想狀態下三家供應商份額各約三成，但受各廠商（無論IDM還是Fabless模式）產能、供應穩定性等問題影響，實際份額難以精準確定。b. 其他ASIC或TPU廠商多采用模塊方案，海外主流玩家包括與英飛凌合作的臺達、與瑞薩合作的偉創力，以及自主研發模塊為主的NPS，海外廠商TI也在佈局相關模塊方案；國內初創公司如南京能力新、上海配源、武漢傑恩迪也佈局模塊產品，試圖切入海外供應鏈。

·國內廠商突圍路徑分析：a. 國內廠商傑華特的Driver MOS已實現多場景落地：70安培Driver MOS多年前已量產，應用於消費類筆記本（國內H公司採用該方案，英特爾也有意將其推廣給國內其他筆記本廠商）和服務器領域，已取得部分商用成果；90安培Driver MOS作為當前主流產品，也獲得小範圍商用，如H公司有使用，但目前尚未進入海外大廠供應鏈體系。b. 國內廠商進入海外大廠供應鏈面臨雙重壁壘：一是客户合作關係壁壘，海外服務器廠商在迭代中傾向於沿用長期合作的海外供應商，若上一代供應鏈無問題則不會輕易替換；二是技術與驗證壁壘，海外大廠對供應鏈可靠性要求嚴格，部分國內模塊廠商能進入谷歌等企業的驗證環節，核心原因是其創始人或技術骨干多來自臺達等海外大廠，具備相關資源與技術積累。c. 電源器件價值量結構清晰且價格相對穩定：Driver MOS單價約1-2美金，除非技術有重大突破，否則價格難有大幅變動；AMD的24個模塊總價約200美金，單模塊單價約8美金，典型結構為2顆Driver MOS搭配1顆高端兩相/三端電感，封裝難度提升進一步推高了模塊價值量。

Q&A

Q: GPUTDP發展過程中，與Driver MOS相關的變化如何？

A: N100採用Micro電源方案，通過兩級電壓轉換，效率達99%、97%但模塊成本較高；安培一代改用VRM方案，控制器為10/12/16項，Driver MOS採用5×6封裝、90安培；HOPPER一代八卡服務器中，單張小卡用近60顆專用MOS，搭配3-4顆控制器，大板用20-30顆專用MOS，兩個300-400瓦級CPU板用50-70顆專用MOS。

Q: 一張小卡配備的60顆DMOS是否為90安培規格？H100 GPU 700瓦功耗對應的高冗余來源是什麼？小卡上HBM與核心GPU的供電配比大概是多少？

A: H100 GPU 700瓦功耗已包含HBM功耗，HBM與核心GPU的供電配比約為6:4或5.5:4.5。冗余來自兩方面：一是90安培規格的專用MOS需良好散熱才能長時間工作，而AI服務器小卡散熱條件有限，實際電流需打折扣；二是專用MOS作為降壓芯片，效率曲線呈拋物線狀，在20%-30%負載下效率最高，若長期滿負載效率僅80%左右，因此需預留冗余以保證高工作效率。

Q: 布60顆專用MOS時，DL控制器控制其開啟數量的邏輯是什麼？60顆專用MOS需4顆多相控制器芯片的情況下，多相控制器的分配方式及各芯片的任務是什麼？

A: 多相控制器通常為兩路，4顆最多可輸出8路，其用量主要根據板上不同電源軌數量及控制器搭配方式確定。控制器與驅動MOS為成熟方案，會根據負載電流跳變需求自動調整開啟數量——負載大時開啟全部，負載小時關閉部分以節省功耗，實現自動化控制。

Q: 市面上專用MOS開關頻率最高可達1.5兆赫茲，設計師設計芯片正常運行時通常會將頻率降至多少？開關頻率是否會持續維持該狀態？瞬間提高功率時是否會提高開關頻率脈衝？

A: 專用MOS開關頻率規格書通常標註1.5兆、2兆甚至3兆，但GPU等大功率場景不會使用過高頻率，因頻率越高效率越低、芯片損耗越大，正常運行時通常降至500K或800K。負載增加時芯片會自動增加開通頻率，例如控制器工作在十項模式下，負載大時全功率運行十項，電流小時關閉部分項以節省功耗，芯片具備自動化控制機制。

Q: BlackVue 與 Ruby 兩代產品的變化情況如何？

A: BlackVue 包含八卡服務器與 NBL 汽車機架兩種形態，八卡服務器 GPU 功率從 700 瓦提升至 1.2 千瓦，專用MOS增加至六七十顆，大板配置二三十顆；NBL 汽車機架分計算托盤與交換托盤，計算托盤專用MOS約 300 顆，整臺機架 18 個計算托盤對應 300×18=5400 顆，9 個交換托盤對應約 270 顆，合計約 5700 顆，採用與 Hopper 一致的 90 安培 drMOS 方案。Ruby 於 25 年 10 月華盛頓 GTC 大會由黃仁勛展示，芯片功率從 1.4 千瓦提升至 2.3 千瓦，專用MOS從 300 顆增加至 360 顆；CPU 從 Grace 更換為 Vela，功耗增加有限；MOS 規格升級至 100-110 安培；360 顆中二十幾顆用於 CPU，約 340 顆用於 GPU，每個 GPU 約八十幾顆；NBL 72 計算托盤 18 個對應 360×18 顆，交換托盤數量增加不多，可按三十幾×9 計算。

Q: 從Hopper到Blackwell再到Roping，功耗依次為700瓦、1200瓦、2300瓦，單顆GPU使用的抓moss數量從約60多增加至80多，但抓moss參數規格均為90安培，電流增長較快但數量未匹配增長，核心原因是否是單顆抓moss運行電流變大？

A: 原因主要是散熱設計優化，從早期風冷到后來80%液冷，再到Roping的100%液冷，不斷提升散熱環境，使抓moss能運行在更高效的温度，從而單顆抓moss可承載更高電流；同時板上空間有限，無法無限增加抓moss數量。

Q: AI芯片繼續迭代過渡到未來架構的背景下，從技術角度看下一代方案可能的變化及是否可能提高集成度？

A: 從其他公司AI芯片情況來看，解決佈局空間不足、提高集成度主要有兩種思路：一是將芯片加電感加部分電容做成3D模塊，如AMD在GPU正面用二十幾顆或三十幾顆模塊供電，通過3D模塊減少面積；二是採用背面供電或垂直供電，如Intel將電感放到OAM模塊后面，將部分器件挪到板子背面。

Q: 水平供電轉垂直供電及做成模塊兩種方案目前是否已商業化或仍處於前沿探索階段；針對垂直空間利用，目前將模塊放置於板背面的情況下，是否有探索將模塊埋嵌至PCD內部的方案及該趨勢看法如何？

A: 模塊應用最早由特斯拉Dojo採用，2021年發佈、2023-2024年量產，技術已成熟；AMD、AWS、Google及國內AI初創公司多采用模塊方案。模塊從正面轉向背面或芯片底部，旨在縮短輸出端至用電端距離以提升效率，但放置背面需將模塊高度從約9毫米降至4-5毫米，會輕微損失效率，且需綜合考量散熱、高度限制及器件選型等因素。

Q: 未來有沒有可能把整個模塊塞到一個大的PCB里面去？

A: 模塊集成度逐步提高，從傳統PCB堆疊Drive MOS、電感、電容的簡單加工，發展到將電容嵌入PCB、使用更薄電感以降低模塊高度、提升帶載能力及電流密度，2022年至今已歷經1-2代迭代。目前研究機構及高校雖在開展將模塊塞入大PCB的研究，但模塊需承載大電流且未來電流等級將提升，存在散熱難問題；即使解決散熱，長期使用會導致PCB大板翹曲、彎曲等可靠性問題，行業從業者認為1-2年內不可能，2-3年也有困難。目前可行路線為提升模塊集成度或通過其他方式節省空間以容納更多模塊。

Q: 英偉達芯片當前進展如何？其單顆算力或功率最大的芯片為何發展速度不及包括ATC芯片在內的其他友商？

A: 英偉達芯片架構採用NVLink技術，其GPU旁高速信號線無需預留過多空間，可將PCB空間讓渡給電源以實現充分利用。其他友商因需規避英偉達專利費用，加入OCP組織並遵循其標準採用模塊方案；而英偉達採用芯片加電感的理想方案，通過迴流焊完成組裝，成本遠低於模塊方案，因此堅持該方案，這也是其高算力高功率芯片發展速度不及其他友商的原因。

Q: 垂直供電后，埋置在PCB板或interposer層的兩種方式中，interposer內部埋線是否需較長時間實現？

A: Interposer內部埋線難度極高，無論埋置在大板還是主芯片的PCB處，因未來芯片功率加大，Intel、臺積電等採用的芯片級背面供電已需佔用空間，將其與Co-Works或Co-Work P封裝結合難度極高。未來供電或採用integrated voltage regulator方案，核心問題在於熱管理難以解決，而非封裝難度。

Q: Ruby Ultra下一代是否會採用垂直封裝形式，還是大概率繼續使用水平供電？

A: 從魯炳到魯炳Ultra，功耗從2300瓦提升至3600瓦，雖有增加但仍可控。預計其下一代可能借鑑Intel方式將部分組件置於背面，不會完全採用模塊化設計，或僅部分使用模塊。

Q: 垂直供電解決芯片最后一釐米距離問題，下一代供電結構是否會發生變化？Rubin一代為800V轉56V再轉12V再轉0.8V，是否會在二次和三次級使用48V轉1V的模塊？該過程中低佔空比、死區時間佔比提升的問題如何解決？Rubin Ultra一代是否會有48V轉1V的架構？

A: 小功率實現48V轉1V無太大問題；魯賓或英偉達系列目前認可800V轉48V再轉12V再轉零點幾伏的方式，未來可能變為800V轉12V再轉零點幾伏；另一種思路是保留48V級，轉成1-2V后通過芯片內IBR方案轉零點幾伏；目前更可能採用VRAM方案，未來纔會過渡到高電壓轉2-3V再往下轉的方式。

Q: 800伏轉12伏是否意味着去除主板上的IBC模塊，通過電源櫃完成更大幅度降壓以節省空間？

A: 這種方式不可行，因12伏在500千瓦或更高功耗機櫃中損耗極大，需儘量靠近負載點。更可能的方式是800伏直接進入計算托盤，托盤內設置多個800伏轉12伏模塊，再轉為GPU、Memory、BlueTooth等芯片可用電壓，需模塊足夠小且靠近負載。目前多家電源芯片公司已展示800伏轉12伏方案，但未標準化，可能26年定標準，27年底或28年大量使用。

Q: 800伏轉12伏方案由PSU廠商還是二次三次電源廠商實施？

A: 800伏轉12伏方案屬於二次三次電源範疇，因放置在計算托盤底部，通常打散為方案級別而非單一模塊，具體取決於計算托盤廠商的設計及主芯片廠商的選擇；臺達、光寶、麥格米特等模塊廠商也可參與，該領域門檻不高。

Q: 高頻開關場景下硅基MOS管存在性能上限，市場關注氮化鎵是否會在未來doctor moss中替代硅基MOS管、NPS等廠商的氮化鎵方案是自研+代工廠模式還是採購英諾賽科等廠商的成品MOS，以及氮化鎵相對於硅基MOS管的價值量變化如何？

A: 12伏轉0.7伏的三次電壓轉換目前採用硅基BCD模擬工藝，氮化鎵技術雖能提高開關頻率，但未解決12轉1伏效率低及高頻干擾導致信號完整性、電磁兼容等問題，英特爾三四年前研發后未商用，行業內模擬公司暫無採用該技術的計劃，因自身具備技術且採購性價比低；氮化鎵更多應用於高壓環節，其成本及導通阻抗隨生命周期變化等問題正逐步解決，行業機構預計2028-2029年高壓環節氮化鎵成本將接近硅基，未來800伏、正負400伏或固態變壓器推廣時，氮化鎵應用會逐步增加。

Q: 目前多數PSU中氮化鎵多應用於低壓側450伏產品，未來氮化鎵是否可能應用於偏高壓側並實現更耐高壓？

A: 目前已有廠商採用氮化鎵技術實現800伏轉12伏或50伏等拓撲，如羅姆的方案；馬碧塔斯則採用碳化硅加氮化鎵的混合應用實現800伏轉48伏或12伏。

Q: 當前HVDC 800V架構中碳化硅用量較多，未來氮化鎵是否更可能替代碳化硅？

A: 是的，未來氮化鎵替代碳化硅的比例會逐漸增加。

Q: CSP廠商的GPU供應鏈中各廠商的份額分配情況如何？比如英特林、NPS的份額是多少？

A: 英偉達方面，Hopper一代主要以NPS為主，Blackwell引入英飛凌、瑞薩兩家廠商；具體份額不便披露，理想狀態下三家各佔三成，但因產能問題份額難以確定；LUBING仍使用這幾家廠商。其他ASIC或TPU廠商多采用模塊，模塊主流玩家包括與臺達合作的英飛凌、與偉創力合作的瑞薩、自主研發的NPS，還有姆拉塔、TI等廠商；國內南京能力新、上海配源、武漢傑恩迪等初創公司也在做模塊。

Q: 如何看待傑華特進入海外大廠供應鏈的能力？

A: 傑華特分消費類筆記本與服務器兩大市場佈局。消費類筆記本領域，國內H公司已採用其方案，英特爾認可並推動其進入國內筆記本廠商，但尚未進入海外大廠；服務器領域，其70安培專MOS已量產多年並實現部分商用，90安培已有小部分廠商採用，如供應鏈要求較高的國內H公司。

Q: 國產廠商進入海外大廠供應鏈的難度主要在哪些方面？是器件能力不足還是客户關係問題？

A: x86服務器市場通常延續上一代供應鏈，以海外為主；當前英偉達、谷歌、AWS等的服務器方案仍以海外為主。個別國產模塊廠商雖被谷歌考慮，但需用海外專有MOS保證性能；谷歌選擇這些廠商是因為其團隊來自臺達，而谷歌與臺達工程師有合作關係。綜上，器件性能可靠性及客户關係均為重要影響因素。

Q: Doctor moss當前價值量約1-2美金，未來隨設備垂直供電方案應用或自身能力提升，價格是否有上行空間？

A: x86市場遵循摩爾定律，產品換代后價格與上一代差異小；AI技術變化快但換代周期約兩三年，成本增加有限，且競爭充分，因此除非技術有重大突破，否則Doctor moss價格不會有大幅變化。

Q: RVR集成電容電感模組中，AMD 24顆對應200美金，其價值量中電容電感、抓握IC、mosfet的佔比情況如何？

A: 電容成本暫不明確；理想電感成本為幾毛錢至1美元，模塊級電感因技術更領先，成本更高。

Q: IVR中專門與電感的配比關係如何，是否為1:1或1:2？

A: 最典型的配比為兩個專門配一個電感，該電感為兩相或三端電感。

免責申明：以上內容不構成投資建議，以此作為投資依據出現任何損失不承擔任何責任。