先進封裝，再起風雲

原標題：先進封裝，再起風雲

衆所周知，在摩爾定律幾乎觸及物理極限的今天，半導體行業的「內卷」方向已悄然位移。

如果説過去幾十年大家是在拼工藝製程，那麼現在，隨着AI芯片爆發、HBM內存普及，以及高速信號傳輸需求持續提升的趨勢和背景下，巨頭們的勝負手正在向先進封裝轉變。

近日，市場研究公司Gartner根據初步數據預測，2025年全球半導體市場預計將增長21%，達到7934.49億美元，如果2026年增長率達到26%，市場規模將達到約1萬億美元。其中，先進封裝技術憑藉其在提升芯片性能、降低功耗和優化集成度方面的顯著優勢，正成為行業增長的重要引擎。Yole Group測算數據顯示，當前全球先進封裝市場規模已達460億美元，到2028年前后可能超過794億美金。

在此背景和趨勢下，臺積電、Intel、三星近期相繼亮出新底牌，紛紛加大先進封裝領域的研發與投入力度，從技術路線創新到產能佈局擴張同步發力，助推行業競爭進入白熱化階段。

三強爭霸：

先進封裝的技術「新爆點」

臺積電：WMCM開啟蘋果A20的封裝革命

臺積電在先進封裝領域始終保持領跑姿態，通過多技術路線並行策略，牢牢綁定蘋果、英偉達等核心客户。

據近期消息披露，臺積電的WMCM封裝技術已進入量產倒計時，其計劃在嘉義AP7工廠新建WMCM生產線，2026年底實現月產6萬片晶圓的目標，2027年產能將進一步翻倍至12萬片。

據瞭解，WMCM全稱為晶圓級多芯片模組，採用邏輯SoC與DRAM平面封裝架構，核心創新在於以重佈線層（RDL）替代傳統Interposer中介層，在CoWoS基礎上的終 極演化，可將內存與CPU、GPU、NPU集成於同一晶圓，極大縮短了信號傳輸路徑，顯著提升互連密度與散熱性能，將獨 家適配蘋果iPhone 18搭載的A20系列芯片，配合2nm製程實現性能躍升。

相比當前蘋果A系列芯片採用的InFo-PoP技術，WMCM封裝技術能在不顯著增加芯片面積的前提下，顯著提升互連帶寬並降低功耗，同時大幅降低製造成本；通過縮短芯片間信號傳輸路徑，提升信號完整性與散熱性能，能夠更好適配臺積電第二代2nm工藝的A20 SoC，為移動終端AI算力與高端遊戲性能釋放提供支撐。

WMCM技術的量產將推動先進封裝從數據中心向消費電子領域下沉，極大提升芯片間數據吞吐效率，助力終端產品實現差異化競爭，同時為行業樹立「晶圓級封裝+先進製程」的協同標杆，加速消費級芯片封裝技術的迭代升級。

Intel：玻璃基板破局，重塑多芯片互連規則

在2026年NEPCON日本電子展上，Intel展示了結合EMIB（嵌入式多芯片互連橋接）與玻璃基板的最新封裝樣品。這一舉動打破了市場對其玻璃基板技術退場的疑慮，展現出在多芯片互連領域的技術野心。

據報道，這款樣品具備三大核心亮點：78mm×77mm的超大尺寸（達到標準光罩尺寸的2倍）、10-2-10堆疊架構（10層RDL+2層厚核心玻璃基板+10層堆疊層），以及45μm超微細凸點間距，遠超傳統基板性能上限。

這是一條區別於傳統有機基板的顛覆性路徑，EMIB本身是一種高密度、低成本的高性能連接方案，EMIB在玻璃基板之上，利用玻璃基板的物理特性來實現更大的尺寸和更高的密度。

相較傳統有機基板，玻璃基板具有更佳的平整度、低介電損耗和尺寸穩定性，具備與硅片接近的熱膨脹係數，可有效解決高温下基板翹曲導致的芯片接合不良問題；同時支持超精細布線與高密度I/O配置，EMIB橋接技術則突破多芯粒互聯帶寬瓶頸，完 美匹配AI加速器、多chiplet GPU等大算力芯片的集成和高速信號傳輸需求。

Intel通過「No SeWaRe」技術通過材料改性與工藝優化解決玻璃基板切割搬運中的微裂紋問題，徹底解決了玻璃基板的脆性難題，滿足高可靠性要求，大幅提升產品可靠性。

據悉，Intel正推進玻璃基板與硅芯片的熱膨脹係數匹配優化，目標將偏差控制在3-5ppm/℃，進一步提升封裝良率，計劃在2026-2030年逐步完成產品導入，有望重塑多芯片互連技術規則。

這不僅是材料的革新，更是算力密度的跨越。該技術明確指向服務器級AI與高性能計算市場，而非消費級產品，確保Intel在AI服務器市場依然擁有強硬的話語權。隨着AI芯片需求激增，Intel通過「EMIB+玻璃基板」組合打造差異化競爭力，有望將先進封裝業務培育為晶圓代工之外的核心營收增長點。

三星：散熱與集成雙突破，邁向移動SoC場景

三星則以散熱技術創新為切入點，在先進封裝領域開闢差異化賽道，此舉體現了三星在芯片封裝階段大幅提升散熱性能的系統性策略。

據悉，三星在Exynos 2600處理器中導入的Heat Pass Block（HPB）技術，其核心是在SoC裸晶上方集成銅基導熱塊，與LPDDR DRAM內存一起策略性地放置在處理器芯片上方，優化熱量傳導路徑，同時搭配高k環氧模塑複合材料（EMC），引導熱量快速向導熱塊傳導，形成封裝層級的專屬散熱通道，大幅提升處理器散熱效率，為極限性能釋放提供支撐，精準適配高性能計算、高端移動終端等場景。

過去幾年，旗艦智能手機普遍仰賴均熱板（Vapor Chamber）與石墨片等機身層級的被動散熱方案，藉由擴大散熱面積，將熱能分散至機身結構中。然而，隨着高脈衝CPU、GPU與NPU同時運作成為常態，僅靠手機內部的被動散熱結構，已愈來愈難以支撐長時間高負載運算。

傳統的設計中，DRAM的配置往往會阻礙熱量從CPU晶粒導出，成為主要的散熱瓶頸。爲了克服這一點，三星的FoWLP_HPB技術採取了以下關鍵措施：

縮減DRAM尺寸：通過減小阻礙散熱路徑的DRAM大小，打通熱量傳導的瓶頸。

加裝HPB導熱塊：如此專門的導熱塊搭配來以促進熱量向外釋放。

應用新型EMC材料：採用High-k環氧模路複合材料（EMC），確保熱量能高效地朝HPB方向傳遞。

與傳統封裝方案相比，HPB技術縮短熱量傳導距離，實現熱阻降低16%、芯片運行温度降低30%的顯著效果，有效減少高負載場景下的性能降頻現象，為移動芯片超頻潛力釋放提供可能，解決了旗艦手機高發熱的行業痛點。

在手機SoC性能與功耗齊升的今天，散熱能力直接決定了芯片的持續高性能輸出時間。HPB的設計理念就是利用銅的高導熱性更有效地散發芯片熱量，避免性能下降，從而提高整體穩定性。它超越了傳統的器件級散熱方式，在處理器架構的初始階段就解決了散熱問題。

據悉，HPB是一種已被用於服務器和 PC 的散熱技術。由於手機厚度較薄，HPB此前一直未在移動SoC上得到應用。此次，三星的HPB技術作為從封裝層面系統性優化熱管理的典範，不僅為高端旗艦手機提供性能升級的新方案，更揭示了未來芯片設計的一個關鍵趨勢：熱設計與電設計、信號設計同等重要。

可以預見，三星將最新的2nm工藝技術和HPB直接散熱技術相結合，力求徹底改變其在芯片性能和散熱管理方面的聲譽。這一突破或將成為三星移動業務的轉折點，為其在高性能智能手機領域提供穩固的競爭優勢，同時向蘋果、高通等流失客户釋放合作信號，試圖憑藉散熱技術優勢重塑半導體代工市場競爭格局。

不過需要注意的是，儘管HPB帶來了明確的散熱優勢，但其在工程與產品設計層面引入了新的限制，包括體積、封裝難度與成本等問題。

在體積與高度上，HPB會增加封裝的Z軸高度，對於追求輕薄設計的手機而言，勢必壓縮其他元件，如電池或相機模組的空間配置；其次是封裝設計的複雜度，HPB屬於多材料結構，需同時處理金屬、封裝樹脂與裸晶之間的熱膨脹差異，對製程控制與長期可靠性提出更高要求，初期導入也可能影響良率表現；此外，成本因素亦不可忽視。HPB封裝需要更精細的製程與額外材料，短期內勢必僅適用於旗艦或Pro級SoC，難以全面下放至中低階市場。

從Exynos 2600的導入來看，Heat Pass Block已不再只是單一散熱技術的嘗試，而是反映出移動SoC正跨入一個全新階段──效能瓶頸正逐步從製程微縮與架構設計，轉移到熱能能否被即時帶走。

先進封裝，必爭之地

除了上述介紹的先進封裝技術外，縱觀產業現狀，當前先進封裝市場呈現多技術路線並存博弈的格局，其中2.5D/3D封裝作為主導路線，增長潛力最為突出。

根據Yole Group數據顯示，AI數據中心處理器的2.5D/3D封裝出貨量2023-2029年複合增長率將達23%，廣泛應用於AI芯片、高端存儲器等領域。該路線憑藉中介層實現芯片立體集成，有效突破平面封裝的密度限制，臺積電、三星、英特爾憑藉技術積累佔據市場主導地位。

例如，臺積電CoWoS產能擴張持續提速。據行業數據顯示，其CoWoS月產能已從2024年的3.5-4萬片，提升至2025年的6.5-7.5萬片，實現翻倍增長，2026年將進一步向9-11萬片區間衝刺。作為英偉達H100、AMD MI300等旗艦AI芯片的核心封裝方案，臺積電CoWoS產能高度集中服務頭部客户，僅英偉達就佔據2025年產能的63%，供需緊張格局預計持續至2026年。

此外，臺積電通過InFO設備升級、SoIC 3D堆疊技術迭代，構建起覆蓋AI芯片、高端消費電子的完整技術矩陣，目標2026年先進封裝業務營收佔比突破10%，打造新增長引擎。

英特爾在先進封裝領域的佈局核心在於IDM 2.0戰略驅動的Chiplet集成生態，通過EMIB（2.5D中介層）、Foveros（3D堆疊）以及Co-EMIB（3.5D混合架構）三位一體的技術組合，構建了一個從CPU到AI加速器的完整產品矩陣。

在產業佈局上，Intel正在大力擴充其先進封裝產能與生態。隨着IDM 2.0戰略的實施，Intel已在全球佈局多個封裝生產基地，包括位於美國新墨西哥的Fab 9（支持EMIB和Foveros）以及馬來西亞的Project Pelican項目（聚焦Foveros和Co-EMIB產能），旨在將先進封裝產能迴流至美國和東南亞。

此外，英特爾在玻璃封裝和CPO（共封裝光學）領域也在積極探索。

其中，英特爾將玻璃封裝視為先進封裝核心方向，2023年已展示了首 款功能齊全的玻璃封裝測試芯片，該技術可與Foveros Direct等先進封裝技術結合，併兼容EMIB-T架構，支撐超大型封裝及光學組件集成，計劃2025-2030年實現量產，還聯合行業廠商探索電光玻璃基板在400G及以上集成光學方案中的應用。

在CPO領域，英特爾依託EMIB技術構建CPO架構，將XPU與光學I/O芯片通過硅橋互連，搭配定製光纖陣列單元（FAU），採用有源耦合工藝降低損耗。

整體來看，Intel的策略是通過技術迭代與產能擴張雙輪驅動，搶佔AI數據中心與高性能計算領域的封裝市場份額。

三星則依託HIT技術平臺，推出了I-Cube、H-Cube和X-Cube三大系列封裝方案。I-Cube和H-Cube主打2.5D集成，水平整合邏輯和內存芯片，而X-Cube則實現了3D垂直堆疊。三星憑藉ABF+HDI雙基板（H-Cube）和混合鍵合（Hybrid Bonding）技術，構建了面向AI數據中心和高端消費電子的完整技術矩陣，在技術細節上與臺積電和Intel形成了直接競爭的關係。

此外，依託自身在存儲領域的優勢，三星還推出了SAINT技術體系，聚焦存儲芯片與邏輯芯片的協同封裝，通過創新3D堆疊方案，構築獨特競爭力。目前細分為三大針對性方案：

SAINT-S：專為SRAM設計的堆疊技術，優化靜態隨機存取存儲器的集成效率；

SAINT-L：面向邏輯芯片的堆疊方案，提升邏輯電路的垂直集成密度；

SAINT-D：針對HBM內存與邏輯芯片的協同設計，採用垂直堆疊架構，將HBM芯片直接堆疊在CPU或GPU等處理器頂部。

值得強調的是，SAINT-D技術徹底改變了傳統2.5D封裝中通過硅中介層水平連接HBM與GPU的模式。它採用熱壓鍵合（TCB）工藝實現HBM的12層垂直堆疊，成功消除了對硅中介層的依賴，不僅簡化了結構，更帶來顯著性能提升。

通過SAINT技術體系的構建，三星有望進一步強化了存儲與邏輯芯片的協同封裝能力，為AI、高性能計算等領域提供了更高效率、更低功耗的集成解決方案，也為其在先進封裝賽道的競爭增添了關鍵籌碼。

面對先進封裝的下一代競爭，三星電子還正在全力推進「SoP（System on Panel，面板級系統）」技術的商業化落地，直接對標臺積電的SoW和英特爾的EMIB工藝，爭奪下一代數據中心級AI芯片的制高點。

作為三星差異化競爭的核心抓手，SoP技術的核心創新在於採用415mm×510mm的超大尺寸長方形面板作為封裝載體，這一尺寸遠超傳統12英寸晶圓的有效利用面積。傳統晶圓級封裝受限於圓形晶圓形態，最 大可集成的矩形模塊尺寸約為210mm×210mm，而三星SoP面板可輕松容納兩個此類模塊，甚至能生產240mm×240mm以上的超大型半導體模塊，為超大規模AI芯片系統提供了更大的集成空間。

技術架構上，SoP省去了傳統封裝所需的PCB和硅中介層，通過精細銅RDL實現芯片間的直接通信。這種設計不僅提升了集成度，還能降低封裝成本，尤其適配AI芯片和數據中心高性能計算場景的需求。三星在面板級封裝領域積累的FOPLP技術經驗，為SoP的研發提供了堅實基礎。

三星對SoP技術的押注，本質上是一場「錯位競爭」：在臺積電憑藉CoWoS壟斷高端AI芯片封裝、英特爾依託EMIB搶佔HPC市場的當下，通過SoP的尺寸與成本優勢，打破現有技術格局，重塑先進封裝市場的競爭邏輯。若SoP技術成功量產，不僅能補齊三星「設計-製造-封裝」一體化服務的最后一塊短板，更能強化其客户綁定能力——此前三星已斬獲特斯拉165億美元AI6芯片代工訂單，若SoP技術成熟，有望將封裝環節也納入合作範圍。

此外，三星在玻璃基板領域也在深入佈局：三星電機推進玻璃芯基板2026-2027年量產，三星電子則研發玻璃中介層，目標2028年實現對硅中介層的替代，深度綁定HBM內存與GPU封裝需求。

先進封裝技術演進與創新方向

從三家廠商的佈局和動作中能看出，先進封裝正朝着以下多個核心維度演進：

材料革新，成為先進封裝突破口

在先進封裝技術的持續演進中，封裝材料的革新始終是關鍵突破口。傳統有機基板憑藉成本與工藝成熟度優勢，長期佔據封裝基板市場主導地位。然而，隨着芯片集成度邁向新高、尺寸不斷增大，有機基板的物理短板逐漸暴露。熱脹冷縮特性致使其在高温工作環境下易發生翹曲變形，破壞芯片與基板間的電氣連接，影響可靠性；有限的佈線密度也難以滿足芯片日益增長的I/O需求，成為信號高速傳輸的阻礙。

玻璃基板應運而生，其與硅片近乎一致的熱膨脹係數，賦予了芯片在複雜工況下絕 佳的尺寸穩定性，有效杜絕高温翹曲隱患；超精細的佈線能力，使玻璃基板能夠承載海量I/O信號，契合高密度芯片的集成訴求。

Intel此次展示的玻璃基板封裝樣品便是最 佳例證，通過材料創新，成功突破有機基板瓶頸，為大尺寸、高性能芯片封裝開闢新路徑。

展望未來，玻璃-有機複合材料有望成為下一代主流基板材料，融合二者優勢，在確保性能前提下，實現成本可控；新型陶瓷材料也在研發視野中，憑藉其高導熱、低介電常數等特性，為先進封裝注入新活力，加速封裝技術規模化商用進程。同時，適用於更高頻率的Low-Dk（低介電常數）材料、導熱性能更佳的襯底等，都將陸續從實驗室走向生產線。材料的革新，將從根本上解決電互連的瓶頸，開啟新的性能維度。

異構集成，走向主流

異構集成被視為打破單芯片性能桎梏的核心利器。2.5D/3D封裝技術作為異構集成的關鍵實現形式，藉助硅通孔（TSV）、微凸點等技術，將不同製程工藝、不同功能屬性的芯粒，如計算核心、存儲單元、射頻模塊、傳感器等，在三維空間內緊密整合於同一封裝體，構建高度集成的系統級芯片。

以AMD的MI300系列芯片為例，通過異構集成技術，將CPU、GPU、HBM內存等多種芯粒協同封裝，大幅提升芯片整體性能與數據處理效率，滿足AI訓練、高性能計算等大算力場景需求。隨着應用場景對芯片性能要求的水漲船高，異構集成將朝着更高互聯帶寬、更低延迟方向全速邁進，實現芯粒間數據的極速交互。

與此同時，UCIe等開放互聯標準的推廣普及，猶如搭建起一座橫跨不同芯片設計廠商的橋樑，降低多芯粒集成技術門檻，激發芯片設計創新活力，重塑芯片設計與製造生態，推動行業邁向「芯粒即插即用」的全新發展範式。

未來，Chiplet設計範式與先進封裝緊密結合，成為行業共識。臺積電的WMCM服務於多芯片集成，英特爾的EMIB是連接不同Chiplet的橋樑。未來，在單個封裝內集成來自不同工藝節點、不同功能的芯片，將成為提升性能、降低成本、加快產品上市時間的標準做法。

向封裝層級散熱滲透

在芯片性能持續攀升的進程中，功耗密度也隨之飆升，散熱問題成為嚴重製約芯片性能發揮與可靠性的關鍵。熱管理已從單純的系統級散熱向封裝級深度滲透，成為先進封裝技術攻關的重點方向。

對此，三星的HPB技術為封裝級熱管理樹立新標杆，通過在封裝內部嵌入銅基導熱塊與架構優化，打造專屬散熱通道，實現芯片運行温度顯著降低，熱阻大幅減小，有效保障芯片在高負載下的穩定運行。Intel也推出分解式散熱器等創新技術，進一步強化封裝內熱量傳導效率。

未來，熱管理將形成貫穿製程工藝、封裝設計、系統散熱全鏈路的一體化解決方案。從製程工藝層面優化晶體管結構降低功耗，到封裝設計中採用新型散熱材料與結構，再到系統級配備高效散熱模組，全方位、多層次解決高算力芯片散熱難題，為AI、HPC等前沿領域的持續突破保駕護航。

光電合封，開啟高速傳輸新時代

在數據量呈指數級增長的數字時代，傳統電互聯技術面臨帶寬瓶頸與功耗過高的雙重困境，難以滿足5G/6G通信、數據中心等高速傳輸場景對海量數據低延迟、高帶寬傳輸的嚴苛要求。

光電合封技術（CPO）應運而生，將光子器件與電子芯片緊密集成於同一封裝體，利用光信號以光速傳輸、低損耗的天然優勢，實現高速、低功耗的數據傳輸，徹底打破電互聯的物理限制。

以數據中心內部高速互聯為例，光電合封技術可顯著提升服務器間數據傳輸速率，降低功耗，提升數據中心整體運行效率。雖然當前仍處早期，但將光引擎與計算芯片在封裝內緊密集成，用光傳輸替代部分電信號傳輸，是解決數據中心內部極 致帶寬和功耗挑戰的終 極方案之一。

隨着技術的不斷成熟與成本降低，光電合封技術有望在未來幾年迎來爆發式增長，成為先進封裝領域新的增長極，引領半導體產業步入「光電融合」的嶄新時代，重塑高速通信與數據處理新格局。

寫在最后

整體來看，臺積電、Intel、三星的技術佈局清晰展現了先進封裝的核心價值。在后摩爾時代，封裝技術已從曾經的「配角」躍升爲決定芯片性能的「主角」， 技術路線迭代與產能佈局直接決定企業未來市場話語權。

未來，材料革新、異構集成、熱管理優化與光電合封等諸多趨勢將深度融合，推動先進封裝技術持續迭代。隨着全球半導體競爭焦點向封裝領域傾斜，掌握核心封裝技術的企業將佔據產業制高點，引領半導體產業邁向新的發展階段。