中信證券：半導體設備國產化方向明確 重點關注刻蝕設備相關環節

智通財經APP獲悉，中信證券發佈研報稱，預計，至少以下三方面的技術趨勢將推動刻蝕設備的用量和重要性提升：(1)光刻多重圖案化路線的採用，(2)三維堆疊存儲和近存計算需求，(3)底層晶體管結構升級。長期看，半導體設備國產化方向明確。短期來看， 2025年國內半導體晶圓廠投資表現相對平淡，但隨着國內頭部存儲廠商新一期項目有望啟動，且先進邏輯廠商加大擴產力度，半導體設備有望進入新一輪快速增長期。該行認為，在光刻多重圖案化、三維堆疊、晶體管結構升級的產業趨勢下，刻蝕設備的用量和重要性有望顯著提升。從投資角度，建議重點關注半導體刻蝕設備以及相關的配套設備及零部件環節。

中信證券主要觀點如下：

在多重圖案化、更高層數3D 堆疊(如3D NAND、3D DRAM)、GAA晶體管結構升級等產業趨勢下，刻蝕設備的用量和重要性有望顯著提升

根據Wccftech報道，一位英特爾高管表示，未來晶體管設計(如GAAFET和CFET)可能降低芯片製造對先進光刻設備(尤其是EUV光刻機)的依賴，而刻蝕技術將取代光刻成芯片製造核心。該行認為，隨着當前半導體的器件設計和整體設計均在走向立體結構化，這種變化正在發生。

多重圖案化：當前EUV光刻技術路線受限，DUV多重圖案化成為國產突圍關鍵，帶動刻蝕設備用量成倍提升

7nm節點有兩類光刻路線，即EUV單次光刻和DUV多重圖案化。根據Semi wiki的數據，採用DUV多重圖案化的方式，可以繼續迭代至3nm。當前中國大陸EUV設備進口受到限制，而DUV多重圖案化路線成為關鍵。原本EUV方案下需要1次先進光刻+1次刻蝕才能完成的精細圖案，在自對準四重圖案化(SAQP)方案中則需要4次刻蝕和2次光刻來完成，這直接導致了DUV方案下刻蝕設備在生產線上的使用步驟增加至EUV方案的4倍，在假定每步工序工時不變的情況下，刻蝕設備用量也提升至4倍。

3D堆疊需求：存儲層數提升擴大刻蝕用量，近存計算增加TSV刻蝕需求

3D NAND爲了提升存儲密度，不再追求平面上的線寬縮小，而是將存儲單元垂直堆疊。目前主流產品已超過200層，未來將向1000層邁進。DRAM未來也有類似的3D堆疊層數的技術路線圖。這使得對刻蝕設備的需求量和性能要求呈指數級增長。在從32層提高到128層的過程中，刻蝕設備用量增量最為明顯，用量佔比從35%提升至48%。隨層數增加，還需要更高深寬比的刻蝕設備。當前主流的232層3D NAND大多采用60:1深寬比刻蝕設備，后續90:1刻蝕技術有望用於3XX層及更高層數的3D NAND量產。此外，在封裝層面，需要在z軸方向進行3D拓展的場景大多需要採用TSV(硅通孔)工藝。AI訓練和推理對存儲帶寬需求顯著提升，由此衍生出HBM+CoWoS、CUBE等近存計算方案，需要將存儲與存儲，或者存儲與計算在縱向(z軸)進行3D連接，或者橫向(x軸和y軸)進行2.5D連接。TSV工藝中刻蝕和填充設備佔比接近70%，將進一步增加刻蝕設備需求。

GAA晶體管：先進製程GAA晶體管導入，帶動刻蝕設備佔比提升，新增原子層刻蝕設備需求

GAAFET是接替FinFET的下一代晶體管技術，臺積電2025年在2nm導入該技術，該行認為未來國內也將在此方向迭代跟進。GAA相比於FinFET的刻蝕工藝用量將顯著增加，FinFET有5道步驟涉及刻蝕工藝，而GAA晶體管有9道步驟涉及刻蝕工藝，增量步驟主要來自納米線結構的形成。根據IMM信息的數據，刻蝕設備在先進製程中的用量佔比將從傳統FinFET時代的20%上升至GAA架構下的35%，單台設備價值量同比增長12%。此外，GAA晶體管還新增了高選擇性的SiGe各向同性刻蝕需求，目前主流方法採用ALE(原子層刻蝕)的方式完成，國內廠商已經進行相關研發佈局，有望應用於3nm及以下的GAA結構、納米片結構等高精度邏輯芯片的刻蝕。

風險因素：

全球宏觀經濟低迷風險;下游需求不及預期;國際產業環境變化和貿易摩擦加劇風險;設備和原材料供應的風險;國產化推進不及預期;匯率大幅波動等。