華泰 | SEMICON Taiwan：CPO、2nm和3D存儲是熱點

（來源：華泰證券科技研究）

過去一周，我們參加了SEMICON Taiwan，並密集走訪了英偉達、谷歌、臺積電等AI算力產業鏈關鍵公司，參加了硅光、先進工藝等主題論壇。通過本次活動，我們認識到：1）基於先進封裝的多芯片互聯技術、2）先進工藝代工、3）近存計算或是實現AI大規模計算的三大關鍵技術。未來三年，我們認為，1）先進封裝有望在2027年邁入硅光CPO時代；2）先進工藝有望邁入2nm時代，背面供電、深溝槽等是核心技術；3）近存計算逐步從2.5D邁向3D，CUBE等多元技術路線涌現。

#1：多芯片互聯或是算力擴展關鍵，CPO有望2027年大規模商用

通過這次論壇，我們認識到，多芯片互聯是實現AI算力擴展的關鍵。隨着AI系統架構從Scale up向Scale out演進，並進一步擴展至數據中心間的大規模集羣互聯，傳統銅互連在高頻高速傳輸場景下的信號衰減與功耗問題日益凸顯，而CPO作為硅光與先進封裝的融合方案，能夠在保持高帶寬密度的同時降低傳輸損耗，或將成為突破算力擴展瓶頸的關鍵技術路徑，有望於2027年實現大規模商用。本次論壇上，臺積電推出COUPE硅光平臺，有望於2026年底率先問世，長期或將成為和插拔式光模塊同等重要的互聯方案。

#2：先進工藝即將步入2nm時代，關注背面供電、深溝槽等新技術

先進工藝平臺是提升AI芯片計算性能、降低功耗的關鍵技術。臺積電在論壇中指出，其2nm工藝平臺（N2）2025年下半年將進入大規模量產階段。后續將在N2基礎上推出1.6nm平臺（A16），導入背面供電等技術，進一步優化功耗表現，有望成為AI芯片廠商下一代產品的工藝平臺。通過這次論壇，我們確認臺積電在先進工藝代工上相比三星、Intel等同業的技術優勢在繼續擴大；ASML/AMAT/LAM/TEL等設備企業在臺積電的先進工藝產業鏈中佔據重要地位。

#3：近存計算驅動芯片從2.5D走向3D，多元技術路線涌現

本次論壇上，海力士等指出，以HBM為代表的近存計算技術解決了邏輯芯片和存儲之前的高速訪問問題，是AI芯片的關鍵技術之一。展望2026-2027，一方面，現有的HBM技術從目前的12層（HBM3E）向16層（HBM4/HBM 4E）演進，進一步提高數據中心用AI芯片的性能；另一方面，1）以華邦電/兆易等提出的3D堆疊方案CUBE，2）基於Chiplet和開源的RISC-V架構等的AI芯片方案（知名架構師Jim Keller/芯原）也受到廣泛關注。我們認為，1）美光/海力士等存儲廠商在HBM4升級趨勢中處於AI產業鏈的重要環節，2）ASMPT/Advantest等后道設備企業在芯片3D堆疊化浪潮中持續扮演重要角色。

風險提示：半導體周期下行風險，AI需求和技術研發不達預期的風險。本研報中涉及到未上市公司或未覆蓋個股內容，均系對其客觀公開信息的整理，並不代表本研究團隊對該公司、該股票的推薦或覆蓋。

SEMICON Taiwan：系統/代工/設備企業雲集，AI驅動半導體行業迎來CPO、先進工藝和近存計算的投資機會

過去一周，我們受邀參加SEMI舉辦的SEMICON Taiwan半導體展會，走訪了包括英偉達、谷歌等AI系統廠商，臺積電、GlobalFoundries等代工廠商，ASML、AMAT、KLA、LAM、TEL等前道設備企業，ASMPT、DISCO、Chroma等后道設備企業；並參加了硅光、先進工藝、存儲等主題論壇。通過這次活動，我們看到以下趨勢：

1） 先進封裝方面，CPO技術商業化窗口期臨近，預計2027年實現大規模商用，臺積電的集成硅光技術平臺COUPE有望2026年底率先問世；

2） 先進工藝方面，臺積電2nm工藝預計順利量產延續摩爾定律，ASML的High-NA光刻機是先進封裝的關鍵技術支撐；背面供電、深溝槽等技術是AI邏輯及HBM存儲芯片的大勢所趨；

3） 芯片架構正從2.5D向3D堆疊演進，技術路線多元化創造新投資機遇，3D/定製化存儲或為追趕者提供彎道超車機會。

先進封裝：多芯片互聯或是AI算力擴展的核心，CPO有望2027年大規模商用

通過本次論壇，我們確認，多芯片互聯或是AI算力擴展的關鍵。隨着AI系統架構從Scale up向Scale out演進，並進一步擴展至數據中心間的大規模集羣互聯，傳統銅互連在高頻高速傳輸場景下的信號衰減與功耗問題日益凸顯，而CPO作為硅光與先進封裝的融合方案，能夠在保持高帶寬密度的同時降低傳輸損耗，或將成為突破算力擴展瓶頸的關鍵技術路徑。

英偉達：CPO是實現AI時代超級計算機的關鍵技術

英偉達在本次展會上指出，數據中心就是AI時代的計算機。通過Scale up（機櫃內）、Scale out（機櫃之間）和Scale Across（數據中心間互聯）等網絡技術，把大量的GPU集合成一顆超大規模的GPU是AI計算未來發展的重要技術趨勢。

英偉達在展會上表示，CPO是降低網絡通信損耗的關鍵技術。如下圖所示，通過節省DSP等器件，CPO和插拔式光模塊相比，可以減少30%的能量損耗。

2025年3月，英偉達發佈支持CPO的以太網交換機Spectrum-X Photonics和Infinite Band交換機Quantum-X。根據英偉達官網，通過消除傳統的電和可插拔架構帶來的瓶頸，CPO系統能夠提供現代 AI 工廠所需的高性能、高能效與高可靠性。

臺積電：COUPE平臺集成先進封裝和硅光，最早或在2026年底問世

臺積電在展會上指出，基於CoWoS（Chip-on-Wafer-on-Substrate）的先進封裝技術是當前HPC/AI平臺的主流架構。展望未來，臺積電正在推廣集成了硅光CPO的下一代先進封裝平臺COUPE（Compact Universal Photonics Engine）。根據臺積電在2025年北美技術論壇上披露，公司預計COUPE最早或在2026年底至2027年實現商用，將首先應用於數據中心內部的交換機和AI服務器的光學互聯模塊。我們認為，短期內 CPO 與插拔式光模塊將並行存在，但中長期 CPO 有望成為數據中心通信的主流。

根據公司在2025年北美技術論壇上披露，COUPE平臺目前已經Ready for Design，客户可以正式開始基於COUPE平臺設計下一代產品。技術路線來看，第一代COUPE已能實現每秒1.6T的光學I/O，而下一代平臺的目標是在2026年將帶寬翻倍至3.2T，並在2027年進一步提升至6.4T，同時每一代產品的能源效率都將提升約30%-40%。

產能方面，根據公司官網，其目前已運作的先進封裝廠共5座，聚焦CoWoS、SoIC等先進封裝業務。此外，AP7/AP8以及亞利桑那的先進封裝工廠未來將依次投入生產。公司在展會上表示，當前已將先進封裝整合為3DFabric平臺，包括TSMC-SoIC、CoWoS和InFO家族，其先進封裝平臺已經成為AI芯片的主流方案之一。

其它熱點話題：CoPoS vs CoWoP

此外，我們注意到CoPoS（Chip-on-Panel-on-Substrate）、CoWoP (Chip-n-Wafer-PCB)等日益受到國內外投資人關注。

通過這次論壇，我們看到CoPoS作為新興的2.5D集成封裝技術，較之CoWoS能夠實現更大尺寸的封裝解決方案，有望成為下一代AI計算平臺的關鍵技術路徑。根據TECHPOWERUP報道，臺積電計劃2026年建造一條CoPoS試點生產線；2027年將重點改進工藝、開始商用部署，以便滿足合作伙伴的要求；但根據Semi Vision，考慮到大規模量產的工程挑戰和良率爬坡過程，CoPoS真正的大規模商業應用可能要延后至2028-2029年。

CoWoP相比於CoWoS，封裝技術結構更加簡化，擺脫了CoWoS對高成本ABF載板的依賴，對中國相關產業鏈更有利，其商用化或將顯著影響相關設備廠商和封裝企業的業績釋放節奏；另一方面，考慮到CoWoP技術難度相對更高，中期商用概率或偏低，我們預計2030年后才能逐步實現規模化商用部署。

ASMPT/Lasertec：積極推廣先進封裝相關設備

展會上，ASMPT介紹了公司混合鍵合設備和下一代激光切割設備，展示了其在先進封裝設備領域的競爭優勢。1）混合鍵合方面，公司佈局LITHOBOLT™系統，能夠有效服務AI芯片、高性能計算和5G等高增長細分市場；2）激光切割設備方面，根據公司官網，LASER1206平臺的多材料兼容性（包括SiC、GaN等化合物半導體）以及可擴展至6台設備的產線集成能力，顯示公司正積極搶佔先進封裝這一快速增長的市場機會。

Lasertec在展會上介紹了其半導體檢測設備產品線，積極推廣先進缺陷檢測和測量設備。其中，1）CIRIUS系列專注3D堆疊芯片的內部缺陷檢測；2）VIANCA系列專門進行高深寬比微通孔的深度測量，可應對下一代TSV複雜形狀；3）CIEL系列能夠實現晶圓邊緣和傾斜面的高精度缺陷分類；4）BGM系列則專用於TSV背面薄化工藝，提供硅厚度及剩余硅厚度的精確測量。

先進工藝：2nm有望順利量產，關注背面供電、深溝槽等技術方向

先進製程領域，我們在2025 SEMICON Taiwan與臺積電、ASML、AMAT、KLA、LAM、TEL等企業進行了深入交流。通過這些交流，我們看到以下行業趨勢：

臺積電：2nm製程預計順利量產

論壇上，臺積電分享了先進工藝及先進封裝的技術路線：當前主要採用4-5nm，但未來有望邁入2nm時代。根據Digitimes，臺積電2nm（N2）製程預計將在2025年下半年量產，將成為首個採用 GAA 的技術節點；后續將在A16導入背面供電技術，進一步優化功耗表現，預計2026-2027年量產。我們認為，A16有望成為適合AI芯片廠商的下一個重要技術平臺。

ASML：High-NA和先進封裝光刻機是亮點

ASML在論壇上指出，公司現有EUV產能持續擴張，多重曝光技術不斷提升性能；並計劃於2025-2030年推出下一代high-NA EUV，有望推動2nm以下工藝發展，單台設備產能或將顯著提升。

此外，我們注意到，隨着數據中心AI芯片相關先進封裝技術的提升，我們看到I-line等光刻機的需求有大幅提高的跡象。

AMAT：背面供電是邏輯芯片趨勢

AMAT在展會上表示，背面供電正成為邏輯芯片發展的必然趨勢：背面供電通過前端信號線與背面電源線的分離架構，可實現20-30%的IR壓降改善，能夠大大減少功耗浪費。展會上，AMAT介紹了背面供電的技術路徑：從早期的背面電源軌到即將投產的A Power Veer，再到終極的直接背面接觸源漏極方案。我們認為，雖然背面供電工藝複雜度高且增加了良率風險，但該技術已成為目前解決功耗問題、提升芯片密度的有效方案。

東京電子/LAM: 深溝槽是存儲芯片的趨勢

深溝槽技術已成為存儲芯片發展的核心趨勢。LAM在展會上指出，隨着3D NAND向更高層數發展，每堆疊一層都需要更長的刻蝕時間，這種垂直堆疊趨勢直接推動了高深寬比刻蝕技術的需求。深溝槽技術進展方面，LAM作為全球刻蝕設備龍頭之一，在NAND通道孔蝕刻領域處於優勢地位，正將高深寬比刻蝕技術逐步擴展到邏輯芯片領域；而東京電子在業績會上披露，公司正在通過開發低温刻蝕新技術來挑戰LAM在存儲器領域的優勢地位，目前已逐步取得客户的低温刻蝕訂單。

芯片架構：近存計算驅動芯片3D堆疊化，多元技術路線涌現

過去兩年，英偉達的標準方案引領行業，但隨着AI算力架構正在從單一性能提升向系統級互連創新轉移，此次展會中，我們也看到谷歌、海力士、華邦電等多家企業的自主AI芯片架構和解決方案正在涌現。

谷歌Ironwood平臺：AI算力架構從單芯片到超大規模分佈式計算

展會上，谷歌展示了連接9000多個TPU的分佈式計算系統，其技術路線關注度較高。在Hot Chips 2025上，谷歌介紹Ironwood的單芯片峰值算力達到4614 TFLOPs，並配備了192 GB的HBM，單個Ironwood Superpod集成9216枚芯片。

海力士: HBM是AI計算的關鍵技術

展會上，海力士指出，隨着AI模型參數規模向萬億級擴展，傳統內存架構已無法滿足算力需求，而HBM的高容量、高帶寬和低功耗特性將成為支撐大規模AI計算的必備基礎設施和核心驅動力。1）從產業鏈角度看，我們認為HBM產業呈現較為集中的供給格局，全球具備量產能力的主要是SK海力士和三星兩家企業，而下游AI生態系統從應用層到硬件層企業數量呈倒金字塔分佈，這一供需結構凸顯HBM作為AI算力基礎設施的戰略稀缺性。2）架構角度來看，海力士在展會上表示，通過3D TSV堆疊技術實現的「近計算內存」定位，能顯著縮短數據傳輸路徑並降低延迟，同時HBM3E通過200%帶寬提升和40%功耗優化直接解決了AI訓練推理的「內存牆」瓶頸，在數據中心功耗高速增長的背景下具有重要戰略意義。展望未來，我們預計HBM或將成為AI專用加速器時代下存儲產業鏈盈利增長的核心驅動力。

華邦電：CUBE是邊緣AI的趨勢

隨着邊緣人工智能（Edge AI）的快速發展，存儲器在邊緣設備中的重要性日益凸顯。當前，傳統的內存架構難以滿足邊緣AI對高帶寬、低功耗和小尺寸的需求，因此以3D DRAM堆疊技術為核心的創新方案成為行業關注的重點。展會上，華邦電提出的定製化存儲器CUBE，採用TSV+Microbump工藝，其3D堆疊架構可將計算與存儲芯片垂直集成，提升算力密度和能效比。CUBE的核心優勢包括在超高帶寬與密度方面，華邦電致力於將帶寬從每秒7 GB提升至每秒3 TB，並能處理每秒3萬個token。 在特定應用案例中，傳統LPDDR4可能需要多達八個芯片，而使用華邦電的CUBE方案可能僅需一到兩個芯片，即可在50平方毫米的微小尺寸內提供高達每秒128 GB的帶寬。 對於需要更高密度和帶寬的應用，CUBE可以提供高達每秒30 TB的帶寬和70 GB的密度。

Jim Keller：通過開源RISC-V架構降低AI芯片設計門檻

半導體知名架構師Jim Keller在CEO論壇上提出了「讓AI和新硅芯片更便宜」的願景。1）Keller表示，基於開源架構的RISC-V CPU採用非HBM存儲方案，能夠通過Chiplets實現模塊化，製造更多、更小、更便宜的芯片，顯著降低了AI芯片設計門檻。其「黑洞」芯片採用140個RISC-V處理器陣列的分佈式架構，相比傳統GPU方案顯著降低系統複雜度和運營成本，這種技術民主化路徑有望釋放更廣泛的市場需求並實現規模經濟效應。2）該開源模式本質上構建了平臺生態，雖然短期收入模式存在不確定性，但長期有望通過降低AI開發門檻和擴大參與者基數實現網絡效應。

美光/聯發科：3D/定製化存儲或成HBM未來發展方向

HBM正向3D存儲和定製化方向演進，存儲與計算的深度耦合成為AI芯片架構創新的核心趨勢。存儲論壇上，1）美光強調傳統DRAM面臨的根本挑戰是最小特徵尺寸已達到5nm，繼續按摩爾定律縮放在經濟上變得不可行，因此公司正積極開發3D技術，通過硅鍺超晶格結構和晶圓鍵合工藝實現垂直堆疊，以滿足AI對HBM日益增長的存儲需求。2）聯發科則從系統架構角度提出了近存計算的概念，強調隨着AI計算從GPU擴展到定製化加速器，存儲器必須與計算單元更緊密集成以降低功耗；而定製化HBM將成為滿足不同AI工作負載需求的關鍵。

貿易摩擦風險：若中美貿易摩擦風險加劇，則會對全球半導體供應造成持續衝擊，可能造成廠商業績不及預期的風險。

半導體周期下行風險：半導體為周期性行業，若終端需求不及預期，且供應鏈庫存高企，半導體行業可能進入下行周期的風險。

宏觀經濟波動的風險：全球經濟增長放緩或衰退可能影響企業資本開支和消費需求，導致相關投資標的業績下滑。同時，匯率波動、利率變化等宏觀因素可能對跨境投資收益產生不利影響。

技術迭代和需求不及預期的風險：人工智能技術快速迭代發展，技術路徑和應用前景存在不確定性，可能對半導體產業鏈造成結構性影響。若Al應用推進不及預期，相關設備材料需求可能低於預期，影響AI產業鏈相關公司業績和股價表現。

本研報中涉及到未上市公司或未覆蓋個股內容，均系對其客觀公開信息的整理，並不代表本研究團隊對該公司、該股票的推薦或覆蓋。

研報：《SEMICON Taiwan：AI驅動下CPO、先進工藝和近存計算的投資機會》2025年9月19日

黃樂平 分析師 S0570521050001 | AUZ066

陳旭東 分析師 S0570521070004 | BPH392

於可熠 分析師 S0570525030001 | BVF938