4億美元的光刻機，開搶

毋庸置疑，在ASML看來，High NA EUV會是未來的頭等大事。在此前的二季度財報説明會上，荷蘭設備巨頭也確認了一臺高數值孔徑EUV的收入。他們指出，雖然該項收入確認拉低了毛利率，但總體上依然帶來53.7%毛利率的強勁表現。

根據ASML在其第一季度財報電話會議上透露，英特爾已報告使用高數值孔徑 (High-NA) 設備在一個季度內曝光了超過 3 萬片晶圓。這也顯著改進了工藝流程，使特定層上的工藝步驟數量從 40 個減少到 10 個以下。另一家用户三星指出，其某一層的周期時間縮短了 60%。這些結果表明，該技術比 ASML早期的低數值孔徑 EUV 設備成熟得更快，后者需要更長的時間才能達到生產就緒狀態。

由此可見，這些晶圓代工廠，應該是High NA EUV光刻機的首批搶購大户。事實上，從三星最近的表現來看，他們也正在全力以赴。

三星搶購下一代光刻機

對於三星來説，過去幾年備受煎熬。這不但體現在其存儲業務上，其寄以厚望的晶圓代工業務也舉步維艱。但隨着良率的提升以及公司和特斯拉達成的新協議，這家韓國芯片巨頭似乎又充滿了信心，並加大了對下一代光刻機的搶購。

據報道，三星此前已確認 Exynos 2600 將是該公司首款 2nm GAA 芯片組，而最近又有報道稱這款旗艦級 SoC 已開始量產。這家韓國晶圓代工廠的最大願望就是最大限度地減少損失、提高良率，以便能夠大規模生產自有芯片，同時向業界證明其在芯片領域的領先地位能夠與臺積電相媲美。

爲了幫助公司實現目標，一份報道稱，三星正在從 ASML 引進更多高數值孔徑 EUV 光刻機，並將其添加到其本地生產中。雖然這些設備價格不菲，但它應該能為公司帶來必要的優勢。據 Fnnews 報道，三星斥巨資購置這些設備的目的是爲了在 2 納米 GAA 製程中佔據優勢。

幾個月前，有報道指出，這家韓國巨頭在 Exynos 2600 芯片的測試中，上述光刻技術的良率達到了30%。而衆所周知，要實現量產在財務上可行，良率至少需要達到70%。因此，採購這些高數值孔徑EUV光刻機或許能幫助三星實現這一目標，因為ASML的尖端工具有助於實現2納米GAA工藝的超精細電路。

然而，即使該公司擁有近乎無限的資金，也無法隨心所欲地訂購數量，因為ASML對其銷售數量有所限制。據報道，這家荷蘭製造商每年只能生產五到六臺光刻機，而且即使是這些光刻機也受到政府的出口管制。

值得一提的是，韓國媒體The Bell在今年五月曾報道，三星電子認為，高數值孔徑 EUV 光刻機預計將在晶圓代工工藝中率先部署，但其大規模生產應用尚需時日。正如報告中所強調的，ASML 預計其在量產中應用要到 2027 年之后纔會開始。報道稱，三星正在評估在其 1.4nm 代工工藝中使用高 NA EUV 工具的可能性，並積極開發相應的製造技術。該公司的目標是在 2027 年實現 1.4nm 節點的量產。

至於在DRAM生產中，三星可能會延迟採用 ASML 的Hihg NA EUV 光刻設備，理由是這些設備成本高昂，而且 DRAM 架構即將發生變化。報告指出，存儲器公司對採用HighNA EUV技術持謹慎態度，這主要是由於其長期的DRAM發展路線圖。根據三星的規劃，DRAM架構將分階段發展——從6F²到4F²，最終到3D DRAM。屆時，3D DRAM 光刻技術不需要高NA或低NA的EUV設備。與傳統DRAM不同，3D DRAM通過垂直堆疊來提高晶體管密度，從而允許使用ArF光刻技術，並且無需使用EUV。

不過，SK海力士似乎似乎已經改變了這種看法。

SK海力士，首次引進

日前，SK海力士和ASML宣佈，雙方已在位於韓國利川的M16晶圓廠組裝了業界首臺Twinscan NXE:5200B高數值孔徑EUV光刻系統。該設備最初將作為下一代工藝技術的開發平臺，但最終將在幾年后用於採用尖端工藝技術的DRAM量產。

SK海力士表示，此舉將為在全球半導體行業激烈競爭的背景下，快速開發和供應滿足客户需求的尖端產品奠定基礎。SK海力士旨在通過與業務合作伙伴的密切合作，提升全球供應鏈的可信度和穩定性。

用於微縮存儲單元的先進工藝技術對於提高生產力和產品性能至關重要。更復雜的圖案可以增加晶圓上生產的芯片數量，並提高功率效率和性能。

如SK海力士所説，自2021年首次在10納米制程（第四代）中引入EUV技術以來，SK海力士一直在擴大EUV在最先進DRAM生產中的應用範圍。此次組裝的新一代技術系統性能超越現有EUV設備，是SK海力士為滿足行業對極致微縮和高密度的需求而做出的努力之一。

通過採用新系統，SK海力士計劃簡化現有的EUV工藝，並加速下一代存儲器的開發，從而提升產品性能和成本競爭力。該公司還旨在增強其在高價值存儲器產品市場的地位，並鞏固其技術領導地位。

ASML 的 Kim 表示：「High NA EUV 是一項開啟半導體行業新篇章的關鍵技術。ASML 將與 SK 海力士緊密合作，共同推動下一代存儲器的創新。」

SK海力士的Cha表示：「我們期待關鍵基礎設施的加入，將我們一直追求的技術願景變為現實。我們的目標是利用快速增長的人工智能和下一代計算市場所需的尖端技術，增強我們在人工智能內存領域的領導地位。」

對於 SK 海力士來説，組裝業界首批具有 0.55 數值孔徑光學系統的 Twinscan NXE:5200B EUV 系統意味着它超越了其主要競爭對手美光和三星，以及整個半導體行業的絕大多數公司，其中許多公司仍然必須採用現有的具有 0.33 數值孔徑的 EUV 系統。

鑑於高數值孔徑 EUV 光刻機能夠幫助芯片製造商避免進行兩次或三次 EUV 圖案化，NXE:5200B 將首先用於加速下一代 DRAM 的原型設計，這些 DRAM 將採用依賴現有低數值孔徑 EUV 和 DUV 光刻機的工藝技術進行生產。只有這樣，該光刻機纔會用於開發真正需要使用高數值孔徑 EUV 設備以實現適當良率和周期的製造工藝。ASML 在一次投資者演示中估計，DRAM 製造商將在 2030 年代過渡到高數值孔徑 EUV 光刻機。

快速原型設計極大地加快了下一代工藝技術的開發速度。高NA EUV設備能夠以比現有低NA EUV設備更快的速度對DRAM結構（例如電容器溝槽、位線、字線）進行精細原型設計，這將為SK海力士的研發工作帶來關鍵的推動力。

從長遠來看（到 2030 年代），SK 海力士可以使用該工具來測試圖案化極限、開發新佈局並評估製造節點所需的新材料，這些節點必須使用High NA EUV 工具，而這遠早於需要全面採用基於High NA EUV 的生產。

考慮到SK海力士當前在DRAM和HBM的號召力，這家存儲巨頭的決定，可能會加速行業格局的變化。

臺積電和美光，想法如何

在High NA EUV的爭奪中，英特爾無疑是最關鍵因素之一。作為全球首家引入High NA EUV光刻機的客户，英特爾對這個光刻機的採購量，取決於他們晶圓製造未來的發展。考慮到該公司當前面臨的挑戰，可能在短期內並不會有太大改變。

排除了以上廠商以外，臺積電和美光的決定會非常重要。

首先看臺積電方面，他們今年五月在阿姆斯特丹舉行的歐洲技術研討會上重申了其長期以來對下一代HighNA EUV光刻設備的立場。該公司的下一代工藝技術，包括A16（1.6納米級）和A14（1.4納米級）工藝技術，不需要這些最高端的光刻系統。因此，臺積電不會在這些節點上採用High NA EUV設備。

「人們似乎總是對臺積電何時會使用高數值孔徑 (High-NA) 感興趣，我認為我們的答案很簡單，」臺積電副聯席首席運營官兼業務發展和全球銷售高級副總裁Kevin Zhang) 在活動上表示。「只要我們發現高數值孔徑 (High-NA) 能夠帶來有意義的、可衡量的效益，我們就會採用。對於 A14 來説，我之前提到的性能提升在不使用高數值孔徑的情況下也非常顯著。因此，我們的技術團隊正在持續尋找延長現有 EUV 壽命的方法，同時獲得微縮優勢。」

當被問及 A14 是否嚴重依賴多重圖案化時，張回答說他無法評論具體細節，但表示臺積電的技術團隊已經找到了一種在 1.4nm 節點上生產芯片的方法，而無需使用High NA EUV 工具，該工具可提供 8nm 分辨率，而Low NA EUV 系統的分辨率為 13.5nm。

「這是我們技術團隊的一項偉大創新，」張教授説道。「只要他們繼續尋找方法，顯然我們就不必使用高數值孔徑EUV。最終，我們會在某個時候使用它。只是我們需要找到一個合適的攔截點，提供最大的效益，實現最大的投資回報。」

因此，與英特爾不同，臺積電似乎至少在 2027 年至 2028 年間開始使用其14A 製造技術的下一代 EUV 光刻機來減少 EUV 曝光次數（即多重曝光）和工藝步驟，而英特爾則至少在 2030 年甚至更晚之前沒有計劃在量產中使用高 NA EUV。

至於美光，在EUV光刻機上的決定，就更謹慎。他們直到2025年才首次將EUV引入DRAM生產，至於何時將High NA EUV引入，這可能更是一個未知之數。

除了以上幾家廠商之外，日本Rapidus可能也會是其中一個X因素。

據《日刊工業新聞》今年年初報道，Rapidus 計劃在其即將在日本新建的晶圓廠中安裝多達 10 台 EUV 光刻設備。這些設備將從 2027 年開始用於 2nm 級工藝技術的芯片量產。 官方當時確認，這些光刻機是NXE:3800E型號。展望未來，他們如果要繼續推進技術前進，選購High NA EUV光刻機，也是必然的選擇，只是時間問題。

寫在最后

雖然包括ASML在內的大家都對High NA EUV寄予厚望，大家也都承認其技術很好。但是，從目前看來，廠商還是有所猶豫，主要原因固然是因為這個售價高達4億美金的設備成本高昂。

外媒在此前的報道中更是引述了一位不願透露姓名的英特爾董事在投資研究平臺 Tegus 上的説法表示：「未來高端芯片製造將減少對先進光刻工具的依賴，而更多地依賴蝕刻技術。」該董事解釋説：「新興的晶體管架構，例如環柵場效應晶體管 (GAAFET) 和互補場效應晶體管 (CFET)，可以顯著減少芯片製造過程中對光刻技術的依賴。」

報告指出，儘管由於出口管制，光刻機（例如 ASML 的先進 EUV 和高數值孔徑 EUV 光刻機）經常成為討論的焦點，但芯片製造還依賴於其他關鍵工藝，例如沉積和蝕刻。報告指出，光刻是初始步驟，將電路設計轉移到晶圓上，然后通過后續的沉積和蝕刻步驟將其固定。

如他們所説，像 GAAFET 這樣的新型設計將柵極完全包裹在晶體管溝道周圍，晶體管組並聯排列。更先進的架構，例如 CFET，則更進一步，通過垂直堆疊晶體管組來節省晶圓空間。報告指出，由於 GAAFET 和 CFET 都從各個方向包圍柵極，因此精確的橫向材料去除至關重要。因此，這種架構的轉變正促使芯片製造商減少對光刻的關注，而更多地關注蝕刻。

其實回到當年EUV光刻機剛引入的時候，市場也有很多討論，但事實證明，這個光刻機是當前先進芯片生產必不可少的設備。至於未來會怎麼發展，大家又怎麼看？

本文來自微信公眾號「半導體行業觀察」（ID：icbank），作者：編輯部，36氪經授權發佈。