為何都盯上了12nm芯片製程？

12納米，一個早在十年前就已經量產的工藝節點，為何成為當下芯片產業的焦點。近半年里，從紫光展鋭、龍芯、翱捷、富瀚微(300613.SZ)、江原科技、創見、國芯科技、耀宇視芯等不少國內芯片廠商，到索尼(SONY.US)、英特爾(INTC.US)、聯電等國際巨頭，都不約而同地盯上了12nm製程節點。

圖源：臺積電

這是一場由算力邊緣化、成本敏感化、產業地緣化、封裝系統化共同驅動的系統級重估。在高成本、低產能的先進製程面前，12nm正在被重新定義為「黃金中節點」，其商業價值和戰略意義，正迅速上升。

12nm應用譜系迅速擴展

讓我們首先來看一些近期國內的一些典型的採用12nm製程技術的產品：

6月份，紫光展鋭發佈4G旗艦穿戴平臺W527，採用12nm工藝，內置1+3核異構架構和雙ISP，支持16+8雙攝;

(圖源：紫光展鋭官網)

龍芯3C6000採用國產12nm工藝，用指令集與互連架構優化實現16核/32線程計算，並支持最大256邏輯核並行，在不依賴先進製程的前提下完成對英特爾7nm Xeon的技術對標;

富瀚微在CES 2024發佈智能眼鏡芯片 MC6350，12nm工藝支持更小芯片尺寸(8*8mm)、超低功耗(典型場景視頻拍攝功耗僅為市場主力智能眼鏡芯片的1/4)與AI ISP圖像優化;

7月9日，品高股份攜手江原科技發佈品原AI一體機，搭載江原D10加速卡的系列「品原AI一體機」產品，採用12納米工藝，從設計、製造到封裝的全流程均依託本土產業鏈完成，實現大算力AI芯片全流程自主化;

2024年11月剛完成數千萬A輪融資的XR空間計算芯片製造商——耀宇視芯，其第二代XR芯片將提高半導體性能，採用12nm製程工藝，進一步降低功耗，且保持成本優勢;

翱捷科技 ASR1901是一款基於R16協議的5G工業物聯網平臺，12nm製程助力其低延迟+高能效;

創見 ETD410T eSSD：配備基於12nm控制器芯片，在嵌入式存儲市場提高效能與穩定性;

蘇州國芯科技×M31：2025年1月，M31 Technology(以下簡稱「M31」)與蘇州國芯首次攜手進入先進製程領域。國芯科技委託M31訂製基於12納米制程的GPIO IP，該IP支援125MHz操作頻率與多電壓操作，用於車用降噪DSP芯片(對標ADI ADSP21565)，並已成功獲得中國多家車廠的前研導入。

索尼在6月份的一次採訪上，透露未來傳感器的邏輯電路將採用12納米工藝。

這一批產品橫跨AI可穿戴、邊緣服務器、車規電子、消費物聯網、eSSD控制器、XR視覺處理器、圖像傳感器等多個主力細分市場，説明12nm的應用譜系正向「廣覆蓋、多場景、重實用」發展。

為什麼是12nm?四大邏輯撬動老節點煥新生

儘管12nm在技術譜系中介於「先進」與「成熟」之間，但12nm是使用非EUV光刻技術最先進的工藝節點了，成本優勢盡顯。其商業價值正在回暖，四大邏輯正撬動老節點煥新生：

一、當前全球AI應用正從「中心大模型」向「邊緣推理」延展，邊緣設備如XR、穿戴、IoT、汽車芯片，對功耗、面積、成本敏感;7nm/5nm雖強，但貴且難;28nm/40nm雖便宜，但性能不夠;12nm正好踩中「性能-功耗-成本」的平衡點，成為邊緣AI SoC的理想選擇。

二、可以看到，國內選用這一節點的芯片公司頗多，很大程度上也是地緣政治下的「安全工藝」再評估。在「科技制裁」與「芯片本土化」雙重壓力下，12nm成為理想切入點：12nm不屬於最尖端(不被卡)，能支撐現代主流中高端應用;在中國/東南亞/中東等地已有相對成熟的製造基礎(可落地);

三、成熟設備+先進封裝的「系統升級」路線。12nm節點具有與先進封裝(如2.5D、3D-IC)技術高度適配的工藝寬容性;當前系統級芯片設計趨勢強調「異質集成」，需要在一個封裝中混合多種節點芯片;使用12nm工藝製造邏輯芯片，搭配AI加速器/內存等裸片，能快速構建「準先進系統」，成本遠低於先進節點全流程。

四、先進製程資源緊張，客户轉向中節點。先進製程(7nm及以下)全球供需緊張，尤其受限於EUV產能;臺積電、三星重兵押注高端客户，邊緣客户/垂直細分客户排隊無望;同時，成熟節點(28/40nm)客户逐步升級，開始「倒逼」中段工藝;12nm因此成為自然的「分流節點」，承接兩端產能壓力。

從趨勢來看，12nm正從一個「過渡節點」變成新的「戰略節點」。它可能不會定義未來的算力極限，但卻會主導：下一代邊緣AI終端、中高端智能感知系統、多數消費電子與可穿戴SoC、新一輪國內自研IP和EDA工具驗證平臺、汽車電子與XR系統芯片。12nm可以説是非EUV時代真正的‘收官之作’」。

Foundry廠對12nm的重視

從Foundry的角度來看，關於12nm，目前三大家(臺積電、三星和英特爾)中，只有臺積電有公開的、正式的12nm製程技術，格芯也有。但是臺積電並沒有給予很多的筆墨，臺積電的 12nm FinFET Compact(12FFC) 是其 16nm家族(16FF / 16FF+ / 16FFC)的優化版本，於2017年量產。

臺積電早在2013年就成功試產16nm FinFET製程技術，2014年正式產出業界首顆功能完備的16nm FinFET網通處理器。此后，臺積電於2015年7月進一步量產16nm FinFET強效版製程(16FF+)、2016年量產16nm精簡製程(16FFC)。而12nm的精簡型製程技術(12nm FinFET Compact Technology，12FFC) 更進一步將晶體密度提升至該16nm世代的極致, 已於2017年第二季進入生產。

但是業內人士普遍認為，臺積電的12nm就是爲了跟三星8nm競爭。三星8nm Low Power Plus(8LPP)於2018年Q4投入生產，作為10nm工藝的優化版本，採用DUV多重圖案技術。儘管技術命名不同，但兩者均未進入EUV時代，PPA(功耗-性能-面積)表現接近，且在多個產品市場形成直接競爭。三星8nm曾被認為是「低成本替代7nm」的選項，但實際發熱控制差、功耗不如預期。此外，大量EDA廠商(如Cadence、Synopsys)也更積極支持12nm平臺，PDK更新頻率較高，集成AI輔助設計更順暢。這也讓臺積電12nm重新受到歡迎，尤其是對功耗與系統封裝更敏感的終端產品。

在臺積電近幾年世界各地的擴產版圖中，12nm也是頻頻出現。例如日本熊本廠、歐洲與博世、英飛凌和NXP合資的歐洲半導體制造公司，都有12nm的相關規劃。

不僅如此，聯電和英特爾也盯上了這塊「肥肉」。在今年5月28日聯電的年度股東大會上，聯電首席財務官劉啟東表示，公司與英特爾(Intel)合作開發的12nm製程是聯電當前最重要的發展計劃之一，預計該項目將在2027年實現量產。

聯電與英特爾於2024年初宣佈合作開發12nm製程平臺，旨在應對移動通信和網絡基礎設施市場的快速增長。彼時，聯電錶示，聯電與英特爾將採取分工合作的模式，英特爾負責當地製造，而聯電則專注於製程開發、銷售及服務流程技術。

為何這兩者會選擇一起合作?又為何會選擇12nm?其中緣由頗多。

對於早在2018年就放棄開發12nm以下製程，專注成熟節點(如28nm、40nm等)的聯電來説，當前轉向不等於重新擁抱「先進製程」，而是「延伸成熟製程的天花板」。不追求7nm、5nm戰場，但適度提升至12nm，可以延續客户生命周期，留住客户往上走的需求。

近幾年大陸成熟製程來勢很兇，聯電曾經穩操勝券的28納米及以下製程領域正變成一片紅海。如果聯電不持續投資於更先進的製程工藝，就有可能失去競爭優勢。這其實是聯電「守中求進」的一招：用有限的投入，解鎖客户升級路徑和市場新藍海。

而就英特爾而言，小小的12nm應該不是難事，那為何還要找聯電合做12nm?

首先，對於當下的英特爾而言，18A是重中之重，英特爾的先進製程資源幾乎全部押注在與臺積電2nm一戰勝負;

其次，雖然Intel擁有14nm工藝，但主要是為自己產品設計，直接挪用做Foundry服務需要大幅修改設計規則、平臺驗證、PDK開發，不如用聯電已有的技術平臺協同開發12nm，省時省力;

再者，英特爾獨立出去的代工部門，英特爾想要學習如何構建「類似 T」的工藝，而聯電很知道如何做到這一點。藉由與聯電合作，學習其在Foundry客户服務、PDK管理、平臺開發流程上的實戰經驗。需要承接新的客户，滿足不同的代工需求。

雙方把產能設在英特爾位於亞利桑那州的Fab廠房上，使用晶圓廠12、22和32號生產線，既貼近客户、又繞開中美風險。同時也符合美國政府對本土晶圓產能、技術聯盟與供應鏈安全的戰略訴求。簡單來説，英特爾需要利用率，聯華電子需要產能。

根據天下雜誌的報道，過去一年，前往亞利桑那州的臺灣工程師並非全部來自臺積電。聯華電子也派出了一些自己的工程師，這些工程師經常出現在英特爾鳳凰城地區的園區。

總的來看，聯電不是要卷先進製程，而是抓住客户製程升級+地緣製造機會窗口，用英特爾補位製造端，實現從「成本控制型」到「混合價值型」的轉型。儘管聯華電子公開宣稱與英特爾的合作是針對中國市場的對衝，但「其深層目的是爲了從臺積電手中搶佔市場份額， 」消息人士表示。英特爾也不是缺技術，而是缺時間、缺服務經驗、缺產能靈活性，此合作是Foundry佈局上的「戰略外包」。

結語

總的來説，12nm是處於技術與商業的最佳平衡點：它足夠成熟、穩定，能提供中高端市場所需的功耗與性能比;又足夠經濟，能滿足邊緣AI、IoT、穿戴、車規等多元化應用需求;同時也是產業鏈安全與Foundry合作的新焦點。正因如此，這一「老節點」在當下逆勢崛起，成為各路廠商攻守兼備的戰略武器。未來，隨着先進封裝(3D IC、混合鍵合)與芯片系統級優化的深入，12 nm或將扮演更為重要的「中樞」角色，承接從「芯片設計」到「系統解決方案」的橋樑作用。

本文轉載自微信公眾號「半導體行業觀察」;智通財經編輯：李佛。