臺積電首條PLP實驗線，有進展

如果您希望可以時常見面，歡迎標星 收藏哦~

來源：內容來自半導體芯問綜合，謝謝。

面板級封裝(PLP)製程躍上臺面，供應鏈先前透露，臺積電(2330)初期PLP基板尺寸初步定錨300x300毫米，並預計在2026年設立mini line(實驗線)。

早前業界即傳出，臺積電初期PLP基板尺寸定錨，公司原本尺寸仍傾向長寬各515毫米與510毫米的矩形基板，爾后多方嘗試600x600、300x300毫米等規格，初期決定先採用300x300毫米練兵，主要考量「持有成本」(COO，Cost of Ownership)因素。公司預計最快2026年建置好「miniline」，2027年后發酵。

在技術概念上，目前臺積電發展中的PLP屬於「矩形」的CoWoS-R或是CoWoS-L製程，在基版可利用空間加大下，可增加產出效益並有效降低成本。據悉，未來臺積電PLP的方向，採用CoWoS-R製程的鎖定博通，而CoWoS-L則是目標服務輝達及超微。

市場認為，臺積電評估在兩家子公司架設PLP實驗線，可能與未來發展矽光子有關，以採鈺雀屏中選機率高。目前臺積電正研發緊湊型通用光子引擎（COUPE）技術，其使用SoIC-X晶片堆疊技術將電子裸晶堆疊在光子裸晶之上，預計2025年完成支援小型插拔式連接器的COUPE驗證，接着於2026年整合CoWoS封裝成為CPO，將光連結直接導入封裝中。

臺積電的FOPLP計劃

臺積電首席執行官魏哲家在去年七月曾親自確認，臺積電正緊鑼密鼓地推進扇出式面板級封裝（FOPLP）工藝，目前已經成立了專門的研發團隊和生產線，只是目前仍處於起步階段，相關成果可能會在 3 年內問世。

消息源還表示臺積電有意收購羣創光電的 5.5 代 LCD 面板廠，從而探索新的封裝工藝。不過，臺積電並未證實這些傳言，但強調公司正在不斷尋找合適的擴張地點。

臺積電於 2016 年着手開發名為 InFO（整合扇出型封裝）的 FOWLP（扇出型晶圓級封裝）技術，用於 iPhone 7 系列手機的 A10 芯片上，之后封測廠積極推廣 FOWLP 方案，希望用更低的生產成本吸引客户。

只是現階段 FOWLP 封裝方案在技術方面沒有太大的突破，在終端應用方面依然停留在 PMIC（電源管理 IC）等成熟工藝產品上。

臺積電計劃研發長 515 毫米、寬 510 毫米的矩形半導體基板，將先進封裝技術從 wafer level（晶圓級）轉換到 panel level（面板級）。

臺積電發展的 FOPLP 可視為矩形的 InFO，具備低單位成本及大尺寸封裝的優勢，在技術上可進一步整合台積 3D fabric 平臺上其他技術，發展出 2.5D / 3D 等先進封裝，以提供高端產品應用服務。

臺積電的 FOPLP 可以想象成矩形的 CoWoS，目前產品鎖定 AI GPU 領域，主要客户是英偉達。

針對英特爾計劃在 2026 年至 2030 年間量產業界首個用於下一代先進封裝的玻璃基板技術，台積公司已開始研究相關的玻璃基板技術，以滿足客户的需求。

魏哲家表示目前 InFO 只有 1 家客户，未來英偉達和 AMD 等 HPC（高性能計算）客户可能會採用下一代先進封裝技術，用玻璃基板取代現有材料。

點這里 加關注，鎖定更多原創內容