臺積電宣佈N2P和N2X IP已準備就緒，客户可設計性能增強的2nm芯片

本周全球最大的晶圓代工廠臺積電（TSMC）在其歐洲開放創新平臺（OIP）論壇上宣佈，性能增強的N2P和N2X工藝技術的電子設計自動化（EDA）工具和第三方IP模塊已經準備就緒。這意味着新品設計人員可以基於臺積電第二代N2系列製程提供的工藝開發新品，從而利用GAA晶體管架構和低電阻電容器的優勢。

據TomsHardware報道，Cadence和Synopsys的所有主要工具，以及西門子EDA和Ansys的仿真和電遷移工具，都已準備好用於臺積電的N2P工藝。這些項目已經通過了N2P工藝開發工具包（PDK）0.9版本的認證，預計將於兩年后的2026年下半年進入大規模生產階段。此外，各種第三方IP現在能以預設計工具包的形式從不同的供應商處獲得，預計2024年第四季度內到來，時間剛剛好。

相比於3nm製程節點，臺積電在2nm製程節點的關鍵改進是引入GAA晶體管架構，另外還有高性能金屬-絕緣體-金屬（SHPMIM）電容器。GAA晶體管的優點是衆所周知的，可以通過調整通道寬度來實現高性能或低漏操作。高性能金屬-絕緣體-金屬電容器的加入是爲了提高電源穩定性，按照臺積電的説法，新款電容器的容量密度是其前身（SHDMIM）的兩倍以上，同時還將Rs片狀電阻（歐姆/平方）降低了50%，而Rc通孔電阻也降低了50%。

雖然所有N2系列工藝都具有相同的優點，但是與第一代N2工藝相比，N2P會有額外的改進，功耗降低5%至10%（在相同的頻率和晶體管數量下），或者性能提高5%至10%（在相同的功率和晶體管數量下）。N2X擁有比N2和N2P更高的FMAX電壓，確保提供更好的性能，包括數據中心CPU/GPU以及專用的ASIC。另外N2P和N2X是兼容的，意思是使用N2X的芯片設計公司不必重新開發爲N2P設計的任何東西。