【德邦電子】HBM芯片：限制政策持續收緊，國產供應鏈有望深度受益

（來源：德邦證券研究）

摘要

1

HBM緩解內存牆問題，對AI產業至關重要

在高性能計算、數據中心、人工智能（AI）應用中，頂級高算力芯片的數據吞吐量峰值在數百TB/s級別，但主流DRAM 內存或顯存帶寬一般為幾GB/s 到幾十GB/s 量級，與TB/s 量級有較大差距， DRAM內存帶寬成為制約計算機性能發展的重要瓶頸。較傳統DDR，HBM具有高速及帶寬、低功耗、小體積等特點，滿足AI高性能動態存儲需求。

2

海外限制政策或持續收緊

美國商務部已經分別於2022年10月7日和2023年10月17日對中國半導體進口進行了兩次限制，限制方向主要集中在半導體設備和先進芯片。按照此前慣例，我們認為美國商務部近期可能在半導體領域繼續擴大管制範圍，其中HBM可能是其新的發力方向。

3

HBM的關鍵在於先進封裝

HBM上部分由多層DRAM堆疊組成，不同DRAM芯片之間以及DRAM和邏輯芯片之間利用TSV（硅通孔）和微凸塊（Micro bump）實現通道連接。其中TSV的製備工藝分為三類：Via First、Via Middle和Via Last。以Via First為例，相關工藝包括TSV製備-CMP（化學機械平坦化）-FEOL（IC前道工序）-Thinning（減薄）-BEOL（IC后道工序）；Bump工藝方面，凸塊間距尺寸（Bump Pitch）越小，意味着凸塊密度越大，封裝集成度越高，相對工藝難度越大。當凸塊間距超過20μm，內部互連技術採用基於熱壓鍵合（TCB）的微凸塊連接技術；而未來HCB（混合銅對銅連接）則能實現更小凸塊間距（10μm以下）和更高的凸塊密度，並帶動帶寬和功耗雙雙提升。

4

HBM需求增長，國產供應鏈有望深度受益

隨着AI技術持續發展，主流GPU芯片的HBM用量提升，英偉達最新發布的B100和B200內存達到192GB，使用8顆HBM3E。國內HBM相關產業也在快速發展，據Trendforce報道，國內存儲廠商武漢新芯（XMC）和長鑫存儲（CXMT）正處於HBM製造的早期階段，目標2026年量產，根據武漢新芯招股説明書（申報稿），公司12英寸集成電路製造生產線三期項目計劃建設一條規劃產能5.0萬片/月的12英寸特色工藝晶圓生產線，其中三維集成業務相關產能合計4.0萬片/月。同時國內廠商的擴產也將持續利好國內半導體設備和半導體材料廠商。

風險提示

中美貿易摩擦帶來的供應鏈風險、宏觀經濟變化及行業景氣度不及預期、行業政策變化。

目錄

正文

1

HBM對AI產業至關重要，預計成為新的制裁方向

1.1. HBM緩解內存牆問題，對AI產業至關重要

「存」與「算」失調，內存牆問題亟待解決。絕大多數現代計算機都是基於馮·諾依曼結構建造的。該結構需要CPU從存儲器取出指令和數據進行相應的計算。這種「存算分離」結構導致「內存牆」產生：與內存的整體存儲容量相比，處理器與內存之間的數據交換量太小。在高性能計算、數據中心、人工智能（AI）應用中，頂級高算力芯片的數據吞吐量峰值在數百TB/s 級別，但主流DRAM 內存或顯存帶寬一般為幾GB/s 到幾十GB/s 量級，與TB/s 量級有較大差距， DRAM內存帶寬成為制約計算機性能發展的重要瓶頸。而且當數據頻繁搬運，在存儲、計算之間來回轉移時，還會導致嚴重的功耗損失：據英特爾的研究表明，當半導體工藝達到 7nm 時，數據搬運功耗高達 35pJ/bit，佔總功耗的63.7%。打破內存牆或推動數據科學實現創新：根據《AI and Memory Wall》（Amir Gholami et al.），每當GPU內存容量增加時，數據科學家便有機會設計更新模型。

較傳統DDR，HBM高帶寬性質打破內存牆，滿足AI高性能動態存儲需求。

1）高速及帶寬：雖然HBM2E和HBM3單引腳最大I/O速度不如GDDR5，但HBM的堆棧方式可以通過更多的I/O數量提供遠高於GDDR5 存儲器的總帶寬。如HBM2（1024）帶寬可以達到307 GB/s，而GDDR5 存儲器（32）的帶寬僅為28 GB/s。

2）低功耗: 由於採用了TSV 和微凸塊技術，DRAM 裸片與處理器間實現了較短的信號傳輸路徑以及較低的單引腳I/O 速度和I/O 電壓，使HBM 具備更好的內存功耗能效特性，相比傳統GDDR5存儲器，HBM2的單引腳I/O帶寬功耗比數值降低42%。

3）小體積：HBM 將原本在PCB 板上的DDR 內存顆粒和CPU 芯片一起全部集成到SiP里，因此HBM在節省產品空間方面也更具優勢，相比於GDDR5存儲器，HBM2能節省94%的芯片面積

1.2.限制政策持續收緊，HBM可能成為新的制裁方向

美國商務部已經分別於2022年10月7日和2023年10月17日對中國半導體進口進行了兩次限制，限制方向主要集中在半導體設備和先進芯片。

第一階段，切斷先進芯片和先進半導體設備供應：2022年10月7日，美國商務部新增四項ECCN編碼到商業管制清單，並對相關內容進行修訂，其中3B090包含廣泛的半導體制造設備及相關物項；3A090包含特定先進製程集成電路，其中當時英偉達熱賣的A100芯片精準落入限制範圍。

第二階段，擴大管制範圍，替代版供應也受限：2023年10月17日，美國商務部發布新的管制規則，如果芯片超過ECCN 3A090 中標定的兩個參數，3A090.a（「總處理性能」）和3A090.b（「性能密度」）之一，出口就會受到限制。新規則實際擴大了管制範圍，A800和H800也被納入出口管制範圍。此外英偉達其他產品也受到了影響，包括推理領域的L40、L40S和消費領域的RTX4090。

按照此前慣例，我們認為美國商務部近期可能在半導體領域繼續擴大管制範圍，其中HBM可能是其新的發力方向，根據彭博社7月31日(當地時間)報道，美國最早將於下月末公開的對華半導體追加控制措施，可能包括禁止美光科技、三星電子、SK海力士向中國企業供應高帶寬存儲器(HBM)。

2

國內HBM自主可控，先進封裝是關鍵

2.1. HBM製造關鍵在於先進封裝參考《高帶寬存儲器的技術演進和測試挑戰》（陳煜海等），HBM上部分由多層DRAM堆疊組成，不同DRAM芯片之間以及DRAM和邏輯芯片之間利用TSV（硅通孔）和微凸塊（Micro bump）實現通道連接。

1）TSV工藝

對於GDDR，32個引腳只需要銅線相連即可，不需要單獨做微縮處理；而HBM引腳數多達1024個，在PCB板上直接通過銅線連接並非易事。CoWoS等2.5D先進封裝技術通過在HBM與PCB板之間添加中介層，以支持HBM的高引腳數和短走線長度需要，能夠實現PCB及封裝基板上無法實現的密集互連。2012年，臺積電開發出可實現異構封裝的CoWoS，2014年AMD與SK海力士合作開發TSV（Through Silicon Via）HBM產品，採用HBM的產品開始正式發佈。

TSV的製備工藝分為三類：Via First、Via Middle和Via Last。TSV可以在IC製造的開始製作(Via-First)，也可以在IC製造過程中製作(Via-Middle)，也可以在IC製造完成之后製作(Via-Last)。

Via First工藝流程：TSV製備-CMP（化學機械平坦化）-FEOL（IC前道工序）-Thinning（減薄）-BEOL（IC后道工序）；

Via Middle工藝流程：FEOL- TSV製備-CMP-Thinning-BEOL；

Via Last工藝流程：FEOL-BEOL-Thinning-TSV製備-CMP。

2）Bumping工藝

凸塊製作的材質主要有金、銅、銅鎳金、錫等，應用場景各不相同。凸塊間距尺寸（Bump Pitch）越小，意味着凸塊密度越大，封裝集成度越高，相對工藝難度越大。AnandTech披露數據顯示，臺積電凸塊間距已推進到10μm以下；根據未來半導體公眾號，通富微電、華天科技等國內廠商先進工藝向40μm推進。當凸塊間距超過20μm，內部互連技術採用基於熱壓鍵合（TCB）的微凸塊連接技術；而未來HCB（混合銅對銅連接）則能實現更小凸塊間距（10μm以下）和更高的凸塊密度，並帶動帶寬和功耗雙雙提升。

2.2.  HBM國產化為相關產業鏈提供廣闊市場空間主流GPU芯片的HBM用量提升。英偉達A100芯片內存分40GB和80GB兩個版本，分別採用5顆HBM2或HBM2E；H100PCIe版本內存80GB，使用5顆HBM2E；H200內存141GB，使用6顆HBM3E；最新發布的B100和B200內存達到192GB，使用8顆HBM3E。

HBM堆疊層數持續提升。據TrendForce，HBM4預計規劃於2026年推出。隨着客户對運算效能要求的提升，在堆棧的層數上，HBM4除了現有的12層外，也將再往16層發展。HBM4 12層產品將於2026年推出；而16層產品則預計於2027年問世。此外，受到規格更往高速發展帶動，將首次看到HBM最底層的邏輯芯片採用12nm製程wafer，該部分將由晶圓代工廠提供，使得單顆HBM產品需要結合晶圓代工廠與存儲器廠的合作。

隨着國內AI產業持續發展，對HBM芯片的需求也將持續加大，考慮到美國製裁或將持續收緊，國內封測廠和晶圓廠配合將更加緊密，相關半導體設備、半導體材料等廠商也將深度受益。

1）封裝環節

據Trendforce報道，國內存儲廠商武漢新芯（XMC）和長鑫存儲（CXMT）正處於HBM製造的早期階段，目標2026年量產，主要是爲了應對未來人工智能（AI）和高性能計算（HPC）領域的應用需求。其中武漢新芯正在針對HBM建造月產能3000片晶圓的12英寸工廠，長鑫存儲則與封裝和測試廠通富微電合作開發了HBM樣品，並向潛在的客户展示。

根據武漢新芯招股説明書（申報稿），公司12英寸集成電路製造生產線三期項目計劃建設一條規劃產能5.0萬片/月的12英寸特色工藝晶圓生產線，其中三維集成業務（雙晶圓堆疊、多晶圓堆疊、芯片-晶圓異構集成、2.5D 以及配套邏輯）相關產能合計4.0萬片/月，RF-SOI產能1.0萬片/月。

2）設備材料環節

3

建議關注

隨着海外限制政策或持續收緊，國內HBM產業鏈有望加速發展，考慮到HBM的關鍵在於先進封裝，預計國內封測廠和晶圓廠配合將更加緊密，相關半導體設備、半導體材料等廠商也將深度受益。

建議關注：

封測環節：長電科技、通富微電、深科技、匯成股份

設備環節：芯源微（塗膠顯影、臨時鍵合機、濕法設備）、中科飛測（量檢測設備）、盛美上海（電鍍設備、塗膠顯影設備、濕法設備）、拓荊科技（混合鍵合設備）、華海清科（減薄設備）、賽騰股份（量檢測設備）

材料環節：艾森股份（電鍍液）、天承科技（電鍍液）、飛凱材料（臨時鍵合膠、 電鍍液等）、華海誠科（環氧塑封料）、聯瑞新材（球形硅微粉）、德邦科技（底部填充膠等）

4

風險提示

中美貿易摩擦帶來的供應鏈風險：

隨中國半導體企業不斷被列入美國實體清單，加之美國「多邊主義」干涉同盟國半導體相關產品出口，中國部分半導體企業或面臨供應鏈斷裂風險。

宏觀經濟變化及行業景氣度不及預期：半導體行業下游包括消費電子、計算機相關產品終端設備，而宏觀經濟走勢直接影響終端移動智能設備、PC等終端產品行業發展，進而影響上游半導體產業鏈。因此半導體產業或因宏觀經濟變化與行業景氣度不及預期而面臨風險。 

行業政策變化：半導體行業所屬高新技術行業，若部分優惠政策取消，則部分企業或面臨經營風險。

團隊介紹

報告信息

證券研究報告：《HBM芯片：限制政策持續收緊，國產供應鏈有望深度受益》

對外發布時間：2024年10月26日

分析師：

陳蓉芳

資格編號：S0120522060001

郵箱：chenrf＠tebon.com.cn

陳瑜熙

資格編號：S0120524010003

郵箱：chenyx5＠tebon.com.cn

（已獲中國證監會許可的證券投資諮詢業務資格）

評級説明

適當性説明：《證券期貨投資者適當性管理辦法》於2017年7月1日起正式實施，通過本微信訂閲號/本賬號發佈的觀點和信息僅供德邦證券的專業投資者參考，完整的投資觀點應以德邦證券研究所發佈的完整報告爲準。若您並非德邦證券客户中的專業投資者，為控制投資風險，請取消訂閲、接收或使用本訂閲號/本賬號中的任何信息。本訂閲號/本賬號難以設置訪問權限，若給您造成不便，敬請諒解。市場有風險，投資需謹慎。

分析師承諾：本人具有中國證券業協會授予的證券投資諮詢執業資格，以勤勉的職業態度、專業審慎的研究方法，使用合法合規的信息，獨立、客觀地出具本報告，本報告所採用的數據和信息均來自市場公開信息，本人對這些信息的準確性或完整性不做任何保證，也不保證所包含的信息和建議不會發生任何變更。報告中的信息和意見僅供參考。本人過去不曾與、現在不與、未來也將不會因本報告中的具體推薦意見或觀點而直接或間接收任何形式的補償，分析結論不受任何第三方的授意或影響，特此證明。

德邦證券股份有限公司經中國證券監督管理委員會批准，已具備證券投資諮詢業務資格。本報告中的信息均來源於合規渠道，德邦證券研究所力求準確、可靠，但對這些信息的準確性及完整性均不做任何保證，據此投資，責任自負。本報告不構成個人投資建議，也沒有考慮到個別客户特殊的投資目標、財務狀況或需要。客户應考慮本報告中的任何意見或建議是否符合其特定狀況。德邦證券及其所屬關聯機構可能會持有報告中提到的公司所發行的證券並進行交易，還可能為這些公司提供投資銀行服務或其他服務。

本資料不是德邦證券研究報告的發佈平臺，所載內容均來自於德邦證券已正式發佈的研究報告，或對研究報告進行的整理與解讀，因此在任何情況下，本訂閲號中的信息或所表述的意見並不構成對任何人的投資建議。