2nm的「世界芯片大戰」，已經打響了？

本文來自微信公眾號：科工力量 （ID：guanchacaijing），作者：鐵頭哥，頭圖來自：視覺中國

聊完猴子后，鐵頭一直在關注芯片行業。一方面，是三星會長李在鎔去了一趟ASML，談的能是採購光刻機的事。另一方面，臺積電最近舉辦了北美技術論壇，公佈了不少新工藝。

這兩家大廠反應這麼大，主要是爲了佈局未來的2nm製程。如果説以前的90nm，28nm，14nm屬於「性能極大改善」的話。3nm、2nm追求的就是「性能和功耗的平衡」。而且由於底層技術難度大，這次帶頭下場的廠家，可能也不是一個國家、一個企業。

鐵頭作為一個外行，也斗膽給大家聊聊全球參與的「2nm技術戰」。

一、褲腰帶的藝術

很多媒體報道2nm時，都會很簡單的搬運廠家的宣傳文檔：同功耗下我們性能好；同性能下我們功耗低；我們晶體管塞得多，面積大，堆料豐富……

這也難怪，大家買的是手機電腦，不是芯片里的晶體管，知道「性能好還省電」就行。但是鐵頭覺得設備性能的進步，是技術發展的結果。所以咱就從外行的角度聊一下，芯片製程上去之后，技術是怎麼升級的。如有錯誤，還望海涵。

首先，鐵頭要問一個問題，為啥最近幾年，宣傳自己高性能的芯片總是熱得燙手？

那我們就得看芯片里面晶體管的結構了，芯片里面的晶體管，是場效應晶體管。有一個源極（Source）、一個漏極（Drain）和一個柵極（Gate）。

電流從源極到漏極，形成了計算迴路。柵極就要控制電流，讓電流按照設計完成計算。

鐵頭想了半天，最后認為柵極就是個褲腰帶。人穿衣服出門，衣服可以跟隨身體自由活動，但是褲腰帶要把褲子限制住，不然就會掉褲子光屁股。柵極的作用更復雜，但是原理差不多。

芯片越做越精密，塞下的晶體管越來越多。地方不夠了，柵極就會越變越細。衣服上的褲腰帶變細了，就更容易松，就得經常提褲子。放到芯片里，柵極太細，電流也會不聽話，有了自己的想法，這就是漏電。

芯片漏出來的電，沒有別的地方去，就會變成熱量消耗掉。亂上加亂的是，温度越高，漏電電流還會上升。漏電和高温相互「幫忙」，左腳踩右腳上天。芯片越來越燙，手機就成了暖寶寶。

上個世紀90年代，整個半導體行業都在為發熱問題發愁，甚至認為做到25nm就是極限了。

這個時候，有個叫胡正明的華人教授就説：要不然，我們換個褲腰帶試試？

他的想法是，把源極和漏極「凸出來」，讓柵極包圍住它們倆，增加柵極的接觸面積。這就像是把需要自己打結的褲腰帶，變成了有彈性的松緊帶。「主動」貼合身體，把褲子「固定住」，這不就舒服了嗎？

這個結構，看起來就是一個大魚鰭。所以叫「鰭式場效應晶體管」，也就是FinFET。有了這個技術，纔有了后來的14nm，10nm和7nm。

不過這個技術，距離新聞里的2nm還差得遠。

二、三星VS臺積電：光放話不打架

為啥説FinFET沒法做2nm呢？因為這個技術5nm的時候就撐不住了。

之前說了，晶體管的柵極需要防漏電。既然防止漏電，理論上應該是各個方向都不放過。但是FinFET是三方圍堵，不是四面環繞。芯片做小了之后，柵極也會變細變小，還是很難限制電流。

爲了芯片性能提升，FinFET里面的鰭片數量會下降，這樣的話，晶體管驅動電流又會下降，影響性能升級。簡單來説，「松緊帶」太細太松，穿褲子的人還不敢劇烈運動，因為時間長了還要「掉褲子」。

但是三星和臺積電還是要做3nm的，那就要把結構繼續升級，把柵極和漏極徹底包裹住，就成了全環柵晶體管（GAAFET）。柵極四面都裹上了，可不就是「全環柵」嗎？

如果從顯微圖上看，這個版本的「褲腰帶」，就變成了「帶扣皮帶」，控制能力更強。但是好手藝往往費人力，這種晶體管要加工的是納米片，細節上的工藝不好調整。而且由於加工精度高，產品的良率也會下降。

看到這里，鐵頭也就理解為啥三星不放出3nm的具體時間表，明白臺積電為啥在5nm和4nm之間糾結了。人在憤怒的情況下，什麼都可能做，就是做不出來數學題，還有芯片。

不過臺積電準備的，是2nm芯片，納米片晶體管（MBCFET）的技術，也還是要看后續的發展。按照魏哲家的説法，臺積電的2nm着重於測試載具的設計與實作、光罩製作、以及硅試產。

臺積電業務發展副總裁Kevin Zhang表示，CFET只是選項之一，具體生產時間不確定。而且3nm會成為擁有大量需求的長節點，對計算能效有更高要求的客户可以率先轉向2nm。翻譯出來就是：這兩年臺積電的目標是3nm，2nm是試着玩的，大家不要想太多。

聊2nm，不能把三星忘了。面對「褲腰帶問題」，三星在2021年和IBM提出了很激進的思路：豎着放。根據他們的介紹，傳統的CMOS是橫向構建的，他們換了個思路，垂直放置。所以叫「垂直輸送納米片」。以前大家都橫着系褲腰帶，我穿揹帶褲，就不用考慮「掉褲子」了。

從市場的角度看，VTFET還是離我們太遙遠。三星現在關注的還是3nm比較多，很早就使用了MBCFET晶體管。只不過到現在為止，三星放出來的還是時間表和PPT，更加詳細的技術解析資料還是比較少，所以還是不能太認真。

以鐵頭對三星面板技術投入的觀察，三星在先期技術路線上的選擇是很激進的，搶到先進技術，就要砸大量的資源佔山為王。三星在OLED領域當時就是引進日本技術后重金投入，最后砸出了個QD-OLED。這種決心不可小視。

但是三星的良率一直是個問題，之前三星的旗艦移動處理器Exynos 2200就是雷聲大雨點小，甚至還有緊急撤銷宣發的情況。如果三星內部的力量還不能有效整合，2nm也可能會虎頭蛇尾。

三、諸侯爭霸，三家稱王

既然説是「全球2nm技術戰」了，鐵頭就再聊聊美國、日本和歐洲的情況。

美國方面，目前英特爾公佈的路線圖顯示，2024年Intel 20A（對標行業的2nm）將會問世，對應的技術叫做「RibbonFET」。首先，這個預期要比臺積電2025年的目標提前一年。其次，英特爾的計劃是一年實現一個技術節點，要比臺積電和三星激進。

鐵頭對比了一下三星和臺積電的進程，發現三星和臺積電的節點是2023年實現3nm商用。如果今年年底英特爾能放出自己的4nm工藝。説明英特爾的預定計劃已經階段性完成，會對臺積電和三星造成不小的壓力。

日本目前在芯片製造產能上，依舊是「白嫖」狀態。目前可以確定的新聞是，日美簽署了半導體合作基本原則，「最早在2025財年啟動國內2納米半導體制造基地」。

鐵頭含蓄一點説，這個時間實際已經慢了。因為「啟動製造基地」説明修建產線還要花時間，與此同時，之前提到的臺積電、三星和英特爾產能已經鋪好了。至於日媒長期以來宣稱的「半導體上游主導論」，實際也影響不到先進製程。造芯片是能力問題，和有沒有原料無關。

歐洲方面，目前可以確定的消息是，英特爾會在歐洲投資800億建設先進製程工廠，大概率今年開工。歐盟也推進過處理器研發的聯合項目，但是2nm的研發預算是……1.1億美元。結合歐洲半導體企業的主體業務看，歐盟目前還沒有一個「帶頭衝鋒」的2nm項目，還需要一年的觀察，如果這一年做不出什麼，以后也做不出啥了。

不過可以肯定的是，今年年底會是一個關鍵時間點。雖然臺積電劉德音股東大會上才放話，表示「對於日美合作2nm，三星以及英特爾在2納米技術上的發展，臺積電並不會特別擔心。」但是2nm時代的技術大戰，現在已經拉開序幕了。

本文來自微信公眾號：科工力量 （ID：guanchacaijing），作者：鐵頭哥