早些时候报道：Marvell推出业界首款2纳米64 Gbps双向D2 D接口，带宽密度比UCIe提高三倍，并大幅削减AI数据中心的功耗

加利福尼亚州圣塔莫尼卡，2025年8月26日/美通社/ -- Marvell Technology，Inc.（纳斯达克股票代码：MRVL）是数据基础设施半导体解决方案的领导者，今天宣布了业内首款2纳米64 Gbps双向管芯到管芯（D2 D）互连，使芯片设计人员能够显着提高下一代XPU的带宽和性能，同时减少功耗和硅面积。该接口IP（也有3纳米规格）通过单根线路提供32 Gbps的同时双向连接，为性能、能效和弹性设定了新标准，以满足下一代数据中心的扩展需求。

Marvell® 64 Gbps双向D2 D接口提供超过30 TMbps/mm的带宽密度，是同等速度下UCIe带宽密度的三倍以上，并且具有最小深度配置，与传统实施相比，计算芯片面积要求可减少15%。该接口IP也是业内第一个具有高级自适应电源管理功能的接口IP，可以根据突发的数据中心流量自动调整设备活动。这项创新在正常工作负载下将接口功耗降低高达75%，在高峰流量期间将接口功耗降低高达42%。

64 Gbps双向D2 D接口IP还通过冗余通道和自动通道修复等独特功能增强了性能和可靠性，这些功能通过消除系统中的薄弱环节来提高产量并降低误码率。除了D2 D PHY技术之外，Marvell还提供了一个完整的解决方案堆栈，包括应用桥接、链路层和物理互连，为客户提供了一个交钥匙平台，以缩短下一代XPU的上市时间。