【德邦电子】HBM芯片：限制政策持续收紧，国产供应链有望深度受益

（来源：德邦证券研究）

摘要

1

HBM缓解内存墙问题，对AI产业至关重要

在高性能计算、数据中心、人工智能（AI）应用中，顶级高算力芯片的数据吞吐量峰值在数百TB/s级别，但主流DRAM 内存或显存带宽一般为几GB/s 到几十GB/s 量级，与TB/s 量级有较大差距， DRAM内存带宽成为制约计算机性能发展的重要瓶颈。较传统DDR，HBM具有高速及带宽、低功耗、小体积等特点，满足AI高性能动态存储需求。

2

海外限制政策或持续收紧

美国商务部已经分别于2022年10月7日和2023年10月17日对中国半导体进口进行了两次限制，限制方向主要集中在半导体设备和先进芯片。按照此前惯例，我们认为美国商务部近期可能在半导体领域继续扩大管制范围，其中HBM可能是其新的发力方向。

3

HBM的关键在于先进封装

HBM上部分由多层DRAM堆叠组成，不同DRAM芯片之间以及DRAM和逻辑芯片之间利用TSV（硅通孔）和微凸块（Micro bump）实现通道连接。其中TSV的制备工艺分为三类：Via First、Via Middle和Via Last。以Via First为例，相关工艺包括TSV制备-CMP（化学机械平坦化）-FEOL（IC前道工序）-Thinning（减薄）-BEOL（IC后道工序）；Bump工艺方面，凸块间距尺寸（Bump Pitch）越小，意味着凸块密度越大，封装集成度越高，相对工艺难度越大。当凸块间距超过20μm，内部互连技术采用基于热压键合（TCB）的微凸块连接技术；而未来HCB（混合铜对铜连接）则能实现更小凸块间距（10μm以下）和更高的凸块密度，并带动带宽和功耗双双提升。

4

HBM需求增长，国产供应链有望深度受益

随着AI技术持续发展，主流GPU芯片的HBM用量提升，英伟达最新发布的B100和B200内存达到192GB，使用8颗HBM3E。国内HBM相关产业也在快速发展，据Trendforce报道，国内存储厂商武汉新芯（XMC）和长鑫存储（CXMT）正处于HBM制造的早期阶段，目标2026年量产，根据武汉新芯招股说明书（申报稿），公司12英寸集成电路制造生产线三期项目计划建设一条规划产能5.0万片/月的12英寸特色工艺晶圆生产线，其中三维集成业务相关产能合计4.0万片/月。同时国内厂商的扩产也将持续利好国内半导体设备和半导体材料厂商。

风险提示

中美贸易摩擦带来的供应链风险、宏观经济变化及行业景气度不及预期、行业政策变化。

目录

正文

1

HBM对AI产业至关重要，预计成为新的制裁方向

1.1. HBM缓解内存墙问题，对AI产业至关重要

“存”与“算”失调，内存墙问题亟待解决。绝大多数现代计算机都是基于冯·诺依曼结构建造的。该结构需要CPU从存储器取出指令和数据进行相应的计算。这种“存算分离”结构导致“内存墙”产生：与内存的整体存储容量相比，处理器与内存之间的数据交换量太小。在高性能计算、数据中心、人工智能（AI）应用中，顶级高算力芯片的数据吞吐量峰值在数百TB/s 级别，但主流DRAM 内存或显存带宽一般为几GB/s 到几十GB/s 量级，与TB/s 量级有较大差距， DRAM内存带宽成为制约计算机性能发展的重要瓶颈。而且当数据频繁搬运，在存储、计算之间来回转移时，还会导致严重的功耗损失：据英特尔的研究表明，当半导体工艺达到 7nm 时，数据搬运功耗高达 35pJ/bit，占总功耗的63.7%。打破内存墙或推动数据科学实现创新：根据《AI and Memory Wall》（Amir Gholami et al.），每当GPU内存容量增加时，数据科学家便有机会设计更新模型。

较传统DDR，HBM高带宽性质打破内存墙，满足AI高性能动态存储需求。

1）高速及带宽：虽然HBM2E和HBM3单引脚最大I/O速度不如GDDR5，但HBM的堆栈方式可以通过更多的I/O数量提供远高于GDDR5 存储器的总带宽。如HBM2（1024）带宽可以达到307 GB/s，而GDDR5 存储器（32）的带宽仅为28 GB/s。

2）低功耗: 由于采用了TSV 和微凸块技术，DRAM 裸片与处理器间实现了较短的信号传输路径以及较低的单引脚I/O 速度和I/O 电压，使HBM 具备更好的内存功耗能效特性，相比传统GDDR5存储器，HBM2的单引脚I/O带宽功耗比数值降低42%。

3）小体积：HBM 将原本在PCB 板上的DDR 内存颗粒和CPU 芯片一起全部集成到SiP里，因此HBM在节省产品空间方面也更具优势，相比于GDDR5存储器，HBM2能节省94%的芯片面积

1.2.限制政策持续收紧，HBM可能成为新的制裁方向

美国商务部已经分别于2022年10月7日和2023年10月17日对中国半导体进口进行了两次限制，限制方向主要集中在半导体设备和先进芯片。

第一阶段，切断先进芯片和先进半导体设备供应：2022年10月7日，美国商务部新增四项ECCN编码到商业管制清单，并对相关内容进行修订，其中3B090包含广泛的半导体制造设备及相关物项；3A090包含特定先进制程集成电路，其中当时英伟达热卖的A100芯片精准落入限制范围。

第二阶段，扩大管制范围，替代版供应也受限：2023年10月17日，美国商务部发布新的管制规则，如果芯片超过ECCN 3A090 中标定的两个参数，3A090.a（“总处理性能”）和3A090.b（“性能密度”）之一，出口就会受到限制。新规则实际扩大了管制范围，A800和H800也被纳入出口管制范围。此外英伟达其他产品也受到了影响，包括推理领域的L40、L40S和消费领域的RTX4090。

按照此前惯例，我们认为美国商务部近期可能在半导体领域继续扩大管制范围，其中HBM可能是其新的发力方向，根据彭博社7月31日(当地时间)报道，美国最早将于下月末公开的对华半导体追加控制措施，可能包括禁止美光科技、三星电子、SK海力士向中国企业供应高带宽存储器(HBM)。

2

国内HBM自主可控，先进封装是关键

2.1. HBM制造关键在于先进封装参考《高带宽存储器的技术演进和测试挑战》（陈煜海等），HBM上部分由多层DRAM堆叠组成，不同DRAM芯片之间以及DRAM和逻辑芯片之间利用TSV（硅通孔）和微凸块（Micro bump）实现通道连接。

1）TSV工艺

对于GDDR，32个引脚只需要铜线相连即可，不需要单独做微缩处理；而HBM引脚数多达1024个，在PCB板上直接通过铜线连接并非易事。CoWoS等2.5D先进封装技术通过在HBM与PCB板之间添加中介层，以支持HBM的高引脚数和短走线长度需要，能够实现PCB及封装基板上无法实现的密集互连。2012年，台积电开发出可实现异构封装的CoWoS，2014年AMD与SK海力士合作开发TSV（Through Silicon Via）HBM产品，采用HBM的产品开始正式发布。

TSV的制备工艺分为三类：Via First、Via Middle和Via Last。TSV可以在IC制造的开始制作(Via-First)，也可以在IC制造过程中制作(Via-Middle)，也可以在IC制造完成之后制作(Via-Last)。

Via First工艺流程：TSV制备-CMP（化学机械平坦化）-FEOL（IC前道工序）-Thinning（减薄）-BEOL（IC后道工序）；

Via Middle工艺流程：FEOL- TSV制备-CMP-Thinning-BEOL；

Via Last工艺流程：FEOL-BEOL-Thinning-TSV制备-CMP。

2）Bumping工艺

凸块制作的材质主要有金、铜、铜镍金、锡等，应用场景各不相同。凸块间距尺寸（Bump Pitch）越小，意味着凸块密度越大，封装集成度越高，相对工艺难度越大。AnandTech披露数据显示，台积电凸块间距已推进到10μm以下；根据未来半导体公众号，通富微电、华天科技等国内厂商先进工艺向40μm推进。当凸块间距超过20μm，内部互连技术采用基于热压键合（TCB）的微凸块连接技术；而未来HCB（混合铜对铜连接）则能实现更小凸块间距（10μm以下）和更高的凸块密度，并带动带宽和功耗双双提升。

2.2.  HBM国产化为相关产业链提供广阔市场空间主流GPU芯片的HBM用量提升。英伟达A100芯片内存分40GB和80GB两个版本，分别采用5颗HBM2或HBM2E；H100PCIe版本内存80GB，使用5颗HBM2E；H200内存141GB，使用6颗HBM3E；最新发布的B100和B200内存达到192GB，使用8颗HBM3E。

HBM堆叠层数持续提升。据TrendForce，HBM4预计规划于2026年推出。随着客户对运算效能要求的提升，在堆栈的层数上，HBM4除了现有的12层外，也将再往16层发展。HBM4 12层产品将于2026年推出；而16层产品则预计于2027年问世。此外，受到规格更往高速发展带动，将首次看到HBM最底层的逻辑芯片采用12nm制程wafer，该部分将由晶圆代工厂提供，使得单颗HBM产品需要结合晶圆代工厂与存储器厂的合作。

随着国内AI产业持续发展，对HBM芯片的需求也将持续加大，考虑到美国制裁或将持续收紧，国内封测厂和晶圆厂配合将更加紧密，相关半导体设备、半导体材料等厂商也将深度受益。

1）封装环节

据Trendforce报道，国内存储厂商武汉新芯（XMC）和长鑫存储（CXMT）正处于HBM制造的早期阶段，目标2026年量产，主要是为了应对未来人工智能（AI）和高性能计算（HPC）领域的应用需求。其中武汉新芯正在针对HBM建造月产能3000片晶圆的12英寸工厂，长鑫存储则与封装和测试厂通富微电合作开发了HBM样品，并向潜在的客户展示。

根据武汉新芯招股说明书（申报稿），公司12英寸集成电路制造生产线三期项目计划建设一条规划产能5.0万片/月的12英寸特色工艺晶圆生产线，其中三维集成业务（双晶圆堆叠、多晶圆堆叠、芯片-晶圆异构集成、2.5D 以及配套逻辑）相关产能合计4.0万片/月，RF-SOI产能1.0万片/月。

2）设备材料环节

3

建议关注

随着海外限制政策或持续收紧，国内HBM产业链有望加速发展，考虑到HBM的关键在于先进封装，预计国内封测厂和晶圆厂配合将更加紧密，相关半导体设备、半导体材料等厂商也将深度受益。

建议关注：

封测环节：长电科技、通富微电、深科技、汇成股份

设备环节：芯源微（涂胶显影、临时键合机、湿法设备）、中科飞测（量检测设备）、盛美上海（电镀设备、涂胶显影设备、湿法设备）、拓荆科技（混合键合设备）、华海清科（减薄设备）、赛腾股份（量检测设备）

材料环节：艾森股份（电镀液）、天承科技（电镀液）、飞凯材料（临时键合胶、 电镀液等）、华海诚科（环氧塑封料）、联瑞新材（球形硅微粉）、德邦科技（底部填充胶等）

4

风险提示

中美贸易摩擦带来的供应链风险：

随中国半导体企业不断被列入美国实体清单，加之美国“多边主义”干涉同盟国半导体相关产品出口，中国部分半导体企业或面临供应链断裂风险。

宏观经济变化及行业景气度不及预期：半导体行业下游包括消费电子、计算机相关产品终端设备，而宏观经济走势直接影响终端移动智能设备、PC等终端产品行业发展，进而影响上游半导体产业链。因此半导体产业或因宏观经济变化与行业景气度不及预期而面临风险。 

行业政策变化：半导体行业所属高新技术行业，若部分优惠政策取消，则部分企业或面临经营风险。

团队介绍

报告信息

证券研究报告：《HBM芯片：限制政策持续收紧，国产供应链有望深度受益》

对外发布时间：2024年10月26日

分析师：

陈蓉芳

资格编号：S0120522060001

邮箱：chenrf＠tebon.com.cn

陈瑜熙

资格编号：S0120524010003

邮箱：chenyx5＠tebon.com.cn

（已获中国证监会许可的证券投资咨询业务资格）

评级说明

适当性说明：《证券期货投资者适当性管理办法》于2017年7月1日起正式实施，通过本微信订阅号/本账号发布的观点和信息仅供德邦证券的专业投资者参考，完整的投资观点应以德邦证券研究所发布的完整报告为准。若您并非德邦证券客户中的专业投资者，为控制投资风险，请取消订阅、接收或使用本订阅号/本账号中的任何信息。本订阅号/本账号难以设置访问权限，若给您造成不便，敬请谅解。市场有风险，投资需谨慎。

分析师承诺：本人具有中国证券业协会授予的证券投资咨询执业资格，以勤勉的职业态度、专业审慎的研究方法，使用合法合规的信息，独立、客观地出具本报告，本报告所采用的数据和信息均来自市场公开信息，本人对这些信息的准确性或完整性不做任何保证，也不保证所包含的信息和建议不会发生任何变更。报告中的信息和意见仅供参考。本人过去不曾与、现在不与、未来也将不会因本报告中的具体推荐意见或观点而直接或间接收任何形式的补偿，分析结论不受任何第三方的授意或影响，特此证明。

德邦证券股份有限公司经中国证券监督管理委员会批准，已具备证券投资咨询业务资格。本报告中的信息均来源于合规渠道，德邦证券研究所力求准确、可靠，但对这些信息的准确性及完整性均不做任何保证，据此投资，责任自负。本报告不构成个人投资建议，也没有考虑到个别客户特殊的投资目标、财务状况或需要。客户应考虑本报告中的任何意见或建议是否符合其特定状况。德邦证券及其所属关联机构可能会持有报告中提到的公司所发行的证券并进行交易，还可能为这些公司提供投资银行服务或其他服务。

本资料不是德邦证券研究报告的发布平台，所载内容均来自于德邦证券已正式发布的研究报告，或对研究报告进行的整理与解读，因此在任何情况下，本订阅号中的信息或所表述的意见并不构成对任何人的投资建议。