Astera Labs 加入 Arm Total Design 以加速定制 AI 基础设施解决方案

双方合作通过定制 AI 小芯片架构连接解决方案满足日益增长的机架级基础设施需求

加州圣何塞，2025年10月14日（GLOBE NEWSWIRE）——机架级AI基础设施半导体连接解决方案的领导者Astera Labs, Inc.（纳斯达克股票代码：ALAB）今日宣布加入Arm® Total Design。Arm® Total Design是一个全面的生态系统，致力于加速和简化基于Arm Neoverse™计算子系统（CSS）的定制SoC开发。此次合作将Astera Labs的智能连接平台生态系统与Arm Neoverse CSS相结合，以提供满足日益增长的定制AI基础设施需求的chiplet解决方案。

机架式 AI 基础设施的复杂集成需求正推动着芯片设计向基于 Chiplet 的架构转变。随着 AI 工作负载对处理能力日益专业化的需求，传统的单片芯片设计在先进工艺节点上正遭遇良率和成本的限制，从而催生了对更灵活架构的需求。Chiplet 架构使 AI 平台开发者能够将各种处理单元（包括 Arm 计算子系统以及内存、网络和加速组件）组合成针对不同功能进行优化的统一系统。这种模块化方法通过经过验证的可重复使用组件，缩短了产品上市时间，同时提供了下一代 AI 基础设施所需的灵活异构集成能力。

作为 Arm Total Design 的关键设计服务合作伙伴，Astera Labs 将通过其智能连接平台提供多协议芯片功能，该平台提供全面的 PCIe®、以太网、CXL® 和 UALink™ 连接解决方案，使客户能够从第一天起就构建具有经过验证且可互操作连接的定制 AI 基础架构。Astera Labs 拥有提供率先上市的互连解决方案的成熟能力，结合其通过 Cloud-Scale Interop Lab 进行的广泛验证，可加快客户设计从开发到生产的整个过程，同时降低认证风险。此次合作将 Arm 的计算子系统专业知识与 Astera Labs 久经考验的连接领域领导力相结合，旨在加快产品上市时间，同时支持基于开放标准的平台，这些平台充分利用广泛的创新、互操作性和多样化的多供应商供应链。

Astera Labs 总裁兼首席运营官 Sanjay Gajendra 表示：“向机架级 AI 基础架构的演进需要在开放生态系统内开发专用解决方案，我们与 Arm 的合作正是这种做法的典范。通过将我们的智能连接平台与 Arm 的 Neoverse CSS 产品集成，我们期望客户能够构建差异化的 AI 基础架构，该基础架构能够从机架级部署扩展到大规模数据中心安装，并具备开放标准提供的互操作性和选择能力。”

Arm 基础设施业务高级副总裁兼总经理 Mohamed Awad 表示：“随着 AI 基础设施的扩展，连接性对于充分发挥紧密集成系统的潜力以及满足 AI 的功耗和性能需求至关重要。作为 Arm Total Design 生态系统的一部分，Astera Labs 将提供成熟的机架级连接专业知识，帮助我们的共同客户应对复杂性，并在 Arm Neoverse CSS 上更快地构建差异化的 AI 解决方案。”

通过 Arm Total Design，客户将获得一个综合的生态系统，该生态系统将 Astera Labs 的连接专业知识和设计服务与 Arm 的计算子系统相结合，使他们能够利用快速扩张的定制 AI 基础设施市场。

关于Astera Labs
Astera Labs (NASDAQ: ALAB) 通过基于开放标准的专用连接解决方案，提供机架级 AI 基础设施。通过与超大规模计算平台和生态系统合作伙伴合作，Astera Labs 助力企业充分释放现代 AI 的潜力。Astera Labs 的智能连接平台将 CXL®、以太网、PCIe® 和 UALink™ 半导体技术与公司的 COSMOS 软件套件相集成，将各种组件统一集成到灵活的系统中，提供端到端的纵向和横向扩展连接。了解更多信息，请访问 www.asteralabs.com。

前瞻性陈述

本通讯包含一些前瞻性陈述，涉及 Astera Labs 和 Arm 对 Astera Labs 加入 Arm 总体设计计划的影响和好处的预期，这些陈述使用了诸如“目标”、“预期”、“定位”、“将”以及此类词语和类似表达的变体。此类陈述涉及风险和不确定性，其中许多超出了 Astera Labs 和 Arm 的控制范围，可能导致实际结果与前瞻性陈述中表达或暗示的结果大不相同，包括但不限于我们可能无法成功将 Astera Lab 的智能连接平台与 Arm 的 Neoverse CSS 产品结合起来的风险；合作的预期效益可能无法实现；合作涵盖的解决方案的延迟、中断、挑战或成本增加；基于新技术开发和实施解决方案的复杂性和不确定性；与合作或其他相关的诉讼或纠纷；宏观经济状况，包括一般半导体行业经济状况；监管限制；国际冲突以及 Astera Lab 的 10-K 表格、10-Q 表格和向美国证券交易委员会提交的其他文件中描述的其他风险和不确定性。

前瞻性陈述仅代表其作出之日的观点。敬请读者不要过分依赖前瞻性陈述。除法律要求披露的情况外，任何人均无义务更新或修改任何此类前瞻性陈述，无论其是否因新信息、未来事件或其他原因而产生。

媒体联系方式：
罗彼得
858-209-1896
peter.lo@asteralabs.com